Via-configurable transistors array: a regular design technique to improve ICs yield
Visualitza/Obre
Estadístiques de LA Referencia / Recolecta
Inclou dades d'ús des de 2022
Cita com:
hdl:2117/105838
Tipus de documentText en actes de congrés
Data publicació2007
EditorInstitute of Electrical and Electronics Engineers (IEEE)
Condicions d'accésAccés obert
Tots els drets reservats. Aquesta obra està protegida pels drets de propietat intel·lectual i
industrial corresponents. Sense perjudici de les exempcions legals existents, queda prohibida la seva
reproducció, distribució, comunicació pública o transformació sense l'autorització del titular dels drets
Abstract
Process variations are a major bottleneck for digital CMOS integrated circuits manufacturability and yield. That is why regular techniques with different degrees of regularity are emerging as possible solutions. Our proposal is a new regular layout design technique called Via-Configurable Transistors Array (VCTA) that pushes to the limit circuit layout regularity for devices and interconnects in order to maximize regularity benefits. VCTA is predicted to perform worse than the Standard Cell approach designs for a certain technology node but it will allow the use of a future technology on an earlier time. Our objective is to optimize VCTA for it to be comparable to the Standard Cell design in an older technology. Simulations for the first unoptimized version of our VCTA of delay and energy consumption for a Full Adder circuit in the 90 nm technology node are presented and also the extrapolation for Carry-Ripple Adders from 4 bits to 64 bits.
CitacióPons, M., Moll, F., Rubio, A., Abella, J., Vera, F.J., González, A. Via-configurable transistors array: a regular design technique to improve ICs yield. A: IEEE International Workshop on Design for Manufacturability and Yield. "2nd IEEE International Workshop on Design for Manufacturability and Yield 2007 (DFM&Y): October 25-26, 2007, Santa Clara Convention Center, California, USA". Santa Clara, CA: Institute of Electrical and Electronics Engineers (IEEE), 2007, p. 1-8.
Col·leccions
- HIPICS - High Performance Integrated Circuits and Systems - Ponències/Comunicacions de congressos [144]
- ARCO - Microarquitectura i Compiladors - Ponències/Comunicacions de congressos [187]
- Departament d'Arquitectura de Computadors - Ponències/Comunicacions de congressos [1.955]
- Departament d'Enginyeria Electrònica - Ponències/Comunicacions de congressos [1.715]
Fitxers | Descripció | Mida | Format | Visualitza |
---|---|---|---|---|
VCTA_DFM&Y2007.pdf | 288,5Kb | Visualitza/Obre |