Mostra el registre d'ítem simple

Optimización y paralelización del simulador del hardware de TaskSuperscalar

dc.contributorÁlvarez Martínez, Carlos
dc.contributorJiménez González, Daniel
dc.contributor.authorMorales Pérez, Cristian
dc.contributor.otherUniversitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors
dc.date.accessioned2014-12-12T09:10:34Z
dc.date.available2014-12-12T09:10:34Z
dc.date.issued2014-12-05
dc.identifier.urihttp://hdl.handle.net/2099.1/24216
dc.description.abstract[CASTELLÀ] El objetivo de este proyecto es reducir al máximo los tiempos de ejecución del simulador del TaskSuperscalar (TSS) mediante técnicas de optimización y paralelización. El TSS es un hardware en desarrollo, el cual intenta explotar al máximo el paralelismo existente entre tareas.
dc.description.abstract[ANGLÈS] The purpose of this project is to reduce the execution times of the simulator of the TaskSuperscalar (TSS) with optimization and parallelization techniques. The TSS is a hardware on development, which exploit the parallelism between tasks.
dc.language.isospa
dc.publisherUniversitat Politècnica de Catalunya
dc.subjectÀrees temàtiques de la UPC::Informàtica::Arquitectura de computadors
dc.subject.lcshComputer architecture
dc.subject.otheroptimización
dc.subject.otherparalelización
dc.subject.otherTaskSuperscalar
dc.subject.othersimulador
dc.subject.otheroptimization
dc.subject.otherparallelization
dc.subject.othersimulator
dc.titleOptimización y paralelización del simulador del hardware de TaskSuperscalar
dc.typeBachelor thesis
dc.subject.lemacArquitectura d'ordinadors
dc.identifier.slug101112
dc.rights.accessOpen Access
dc.date.updated2014-12-11T05:00:16Z
dc.audience.educationlevelGrau
dc.audience.mediatorFacultat d'Informàtica de Barcelona
dc.audience.degreeGRAU EN ENGINYERIA INFORMÀTICA (Pla 2010)


Fitxers d'aquest items

Thumbnail
Nom:
101112.pdf
Mida:
1,534Mb
Format:
PDF
Visualitza/Obre

Aquest ítem apareix a les col·leccions següents

Mostra el registre d'ítem simple