DSpace DSpace UPC
 Català   Castellano   English  

E-prints UPC >
Altres >
Enviament des de DRAC >

Empreu aquest identificador per citar o enllaçar aquest ítem: http://hdl.handle.net/2117/13110

Ítem no disponible en accés obert per política de l'editorial

Arxiu Descripció MidaFormat
Hybrid transactional memory with pessimistic concurrency control.pdf939,96 kBAdobe PDF Accés restringit

Citació: Vallejo, E. [et al.]. Hybrid transactional memory with pessimistic concurrency control. "International journal of parallel programming", Juny 2011, vol. 39, núm. 3, p. 375-396.
Títol: Hybrid transactional memory with pessimistic concurrency control
Autor: Vallejo, Enrique; Sanyal, Sutirtha Veure Producció científica UPC; Harris, Tim; Vallejo, Fernando; Beivide, Ramón; Unsal, Osman Sabri Veure Producció científica UPC; Cristal Kestelman, Adrián Veure Producció científica UPC; Valero Cortés, Mateo Veure Producció científica UPC
Data: jun-2011
Tipus de document: Article
Resum: Transactional Memory (TM) intends to simplify the design and implementation of the shared-memory data structures used in parallel software. Many Software TM systems are based on writer-locks to protect the data being modified. Such implementations can suffer from the “privatization” problem, in which transactional and non-transactional accesses to the same location can lead to inconsistent results. One solution is the use of Pessimistic Concurrency Control, but it entails an important performance penalty due to the need of reader-writer locking. In this paper a hybrid TM design is proposed to reduce the performance overheads caused by the use of these locks while combining three desirable features: i) full TM functionality whether or not the architectural support is present; ii) execution of a single common code path in software or hardware; and, iii) immunity from the privatization problem. The analysis shows how a Hybrid TM can lose important properties, such as starvation freedom. To overcome this issue, Directory Reservations is presented, a low-cost mechanism improving existent solutions designed for Hardware TM.
ISSN: 0885-7458
URI: http://hdl.handle.net/2117/13110
DOI: 10.1007/s10766-010-0158-x
Versió de l'editor: https://posgrado.escom.ipn.mx/biblioteca/Hybrid%20Transactional%20Memory%20with%20Pessimistic.pdf
Apareix a les col·leccions:Altres. Enviament des de DRAC
CAP - Grup de Computació d´Altes Prestacions. Articles de revista
Departament d'Arquitectura de Computadors. Articles de revista
Comparteix:


Stats Mostra les estadístiques d'aquest ítem

SFX Query

Tots els drets reservats. Aquesta obra està protegida pels drets de propietat intel·lectual i industrial corresponents. Sense perjudici de les exempcions legals existents, queda prohibida la seva reproducció, distribució, comunicació pública o transformació sense l'autorització del titular dels drets.

Per a qualsevol ús que se'n vulgui fer no previst a la llei, dirigiu-vos a: sepi.bupc@upc.edu

 

Valid XHTML 1.0! Programari DSpace Copyright © 2002-2004 MIT and Hewlett-Packard Comentaris
Universitat Politècnica de Catalunya. Servei de Biblioteques, Publicacions i Arxius