Mostra el registre d'ítem simple
VRM con control de histéresis y respuesta transitoria óptima
dc.contributor | Castilla Fernández, Miguel |
dc.contributor.author | Borrell Sanz, Angel |
dc.contributor.other | Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica |
dc.date.accessioned | 2015-11-11T14:27:15Z |
dc.date.issued | 2006-02 |
dc.identifier.uri | http://hdl.handle.net/2117/79047 |
dc.description.abstract | El presente trabajo trata el convertidor CC/CC buck síncrono de una sola fase con control de histéresis. Se lleva a cabo el análisis, diseño, simulación y experimentación de distintas redes de filtrado para la regulación de la tensión de salida en controladores de bajo coste. El diseño de las redes de filtrado se basa en el análisis de la impedancia de salida para una respuesta transitoria óptima utilizando un VRM con control de histéresis generalizado. Se analizan tres redes de filtrado y se comparan sus prestaciones en cuanto a impedancia de salida y selección de frecuencia. Se realiza un ejemplo de diseño sobre las tres redes de filtrado tomando los valores de los componentes de potencia del módulo de evaluación utilizado en la fase experimental y se procede a su simulación. La simulación consiste en implementar el convertidor en lazo cerrado sobre Simulink Matlab y comprobar lo realizado en la parte teórica. Los experimentos se realizan sobre el módulo de evaluación del controlador TPS5210 de Texas Instruments. Dicho módulo implementa un convertidor CC/CC buck síncrono de una sola fase con control de histéresis. Modificando ligeramente el circuito se pueden llevar a cabo los experimentos objeto del presente trabajo. También se ha diseñado un circuito para poder someter al convertidor a saltos de carga, y así, demostrar el comportamiento del convertidor en régimen transitorio y comparar los resultados experimentales con las simulaciones. Tanto los resultados obtenidos de simulación como los experimentales han permitido validar el análisis basado en la impedancia de salida de lazo cerrado. |
dc.language.iso | spa |
dc.publisher | Universitat Politècnica de Catalunya |
dc.subject | Àrees temàtiques de la UPC::Enginyeria electrònica |
dc.subject.lcsh | Hysteresis |
dc.subject.lcsh | Microprocessors |
dc.subject.other | Histéresis |
dc.subject.other | VRM |
dc.subject.other | OVR |
dc.subject.other | Microprocesador |
dc.subject.other | Respuesta |
dc.subject.other | Transitoria |
dc.subject.other | Óptima |
dc.subject.other | Impedancia |
dc.subject.other | Salida |
dc.subject.other | Control |
dc.title | VRM con control de histéresis y respuesta transitoria óptima |
dc.type | Master thesis (pre-Bologna period) |
dc.subject.lemac | Histèresi |
dc.subject.lemac | Microprocessadors |
dc.rights.access | Restricted access - author's decision |
dc.date.lift | 10000-01-01 |
dc.audience.educationlevel | Estudis de primer/segon cicle |
dc.audience.mediator | Escola Politècnica Superior d'Enginyeria de Vilanova i la Geltrú |
dc.audience.degree | ENGINYERIA D'AUTOMÀTICA I ELECTRÒNICA INDUSTRIAL (Pla 2003) |