Impact of gate tunnelling leakage on CMOS circuits with full open defects
Visualitza/Obre
Cita com:
hdl:2117/20118
Tipus de documentArticle
Data publicació2007-10
EditorInstitution of Electrical Engineers
Condicions d'accésAccés obert
Tots els drets reservats. Aquesta obra està protegida pels drets de propietat intel·lectual i
industrial corresponents. Sense perjudici de les exempcions legals existents, queda prohibida la seva
reproducció, distribució, comunicació pública o transformació sense l'autorització del titular dels drets
Abstract
Interconnecting lines with full open defects become floating lines. In nanometric CMOS technologies, gate tunnelling leakage currents impact the behaviour of these lines, which cannot be considered
electrically isolated anymore. The voltage of the floating node is determined by its neighbours and leakage currents. After some time an equilibrium is reached between these effects. Theoretical analysis and experimental evidence of this behaviour are presented.
Descripció
Electronics Letter of the Month
CitacióRodriguez, R. [et al.]. Impact of gate tunnelling leakage on CMOS circuits with full open defects. "Electronics Letters", Octubre 2007, vol. 43, núm. Issue 21, p. 1140-1141.
GuardóDocument premiat
ISSN0013-5194
Fitxers | Descripció | Mida | Format | Visualitza |
---|---|---|---|---|
04349252.pdf | 95,85Kb | Visualitza/Obre |