Mostra el registre d'ítem simple
Disseny i implementació del codi de la FPGA d'una càmera 3D per Cinema amb processat de vídeo a temps real
dc.contributor | Casas Bullich, Joan Josep |
dc.contributor.author | Vilaseca Miró, Roger |
dc.date.accessioned | 2016-04-19T15:34:57Z |
dc.date.issued | 2016-04 |
dc.identifier.uri | http://hdl.handle.net/2117/85918 |
dc.description | En aquest projecte es desenvolupa una càmera RAW 3D per cinema basada en una filosofia distribuïda de capçals de sensors d?imatge i un sistema únic de processat per aconseguir el millor sincronisme possible. En el projecte es realitza el disseny i implementació del codi de processat a temps real sobre FPGA. |
dc.language.iso | cat |
dc.publisher | Universitat Politècnica de Catalunya |
dc.subject | Àrees temàtiques de la UPC::Enginyeria electrònica |
dc.subject.lcsh | Digital video |
dc.subject.lcsh | Digital images |
dc.subject.other | FPGA |
dc.subject.other | VHDL |
dc.subject.other | camera |
dc.subject.other | cámara |
dc.subject.other | Vídeo -- PFC |
dc.title | Disseny i implementació del codi de la FPGA d'una càmera 3D per Cinema amb processat de vídeo a temps real |
dc.title.alternative | FPGA code design for a cinematic 3D camera with real time video processing |
dc.title.alternative | Diseño e implementación del código de una fpga para una cámara 3D de cine con procesado de vídeo a tiempo real |
dc.type | Master thesis (pre-Bologna period) |
dc.subject.lemac | Vídeo digital |
dc.subject.lemac | Imatges -- Processament |
dc.identifier.slug | ETSETB-230.111927 |
dc.rights.access | Restricted access - confidentiality agreement |
dc.date.lift | 10000-01-01 |
dc.date.updated | 2016-04-19T05:50:42Z |
dc.audience.educationlevel | Estudis de primer/segon cicle |
dc.audience.mediator | Escola Tècnica Superior d'Enginyeria de Telecomunicació de Barcelona |
dc.audience.degree | ENGINYERIA ELECTRÒNICA (Pla 1992) |