Mostra el registre d'ítem simple

BIST : respuesta a los nuevos desafíos para el test de sistemas en chip (I)

dc.contributor.authorSánchez Ponz, Jorge Luis
dc.date.accessioned2011-02-18T09:48:36Z
dc.date.available2011-02-18T09:48:36Z
dc.date.created2001
dc.date.issued2001
dc.identifier.citationSánchez Ponz, Jorge Luis. BIST : respuesta a los nuevos desafíos para el test de sistemas en chip (I). "Buran", 2001, núm. 17, p. 18-23.
dc.identifier.issn2013-9713
dc.identifier.urihttp://hdl.handle.net/2099/9974
dc.description.abstractLas técnicas DIST posibilitan que un circuito integrado realice su propio test por sí mismo. BIST reduce los costes de test y mantenimiento para sistemas en chip gracias a la eliminación de costosos equipos externos de test y permitiendo la localización de circuitos defectuosos dentro de sistemas. DIST puede llevar a cabo el test a la frecuencia normal de funcionamiento del diseño, lo que es fundamental a la hora de detección de fallos relativos a la temporización. A pesar de estas ventajas, BIST ha tenido y tiene un uso muy limitado en la industria porque añade más área al circuito e incrementa el tiempo de diseño.
dc.format.extent6 p.
dc.language.isospa
dc.publisherEscola Tècnica Superior d'Enginyers de Telecomunicació de Barcelona
dc.subjectÀrees temàtiques de la UPC::Enginyeria de la telecomunicació
dc.subject.lcshTelecommunication
dc.titleBIST : respuesta a los nuevos desafíos para el test de sistemas en chip (I)
dc.typeArticle
dc.subject.lemacTelecomunicació -- Revistes
dc.subject.lemacCircuits integrats
dc.description.peerreviewedPeer Reviewed
dc.rights.accessOpen Access
local.citation.authorSánchez Ponz, Jorge Luis
local.citation.publicationNameBuran
local.citation.number17
local.citation.startingPage18
local.citation.endingPage23


Fitxers d'aquest items

Thumbnail
Nom:
Article005.pdf
Mida:
888,7Kb
Format:
PDF
Visualitza/Obre

Aquest ítem apareix a les col·leccions següents

Mostra el registre d'ítem simple