Programación VHDL de algoritmos de codificación para dispositivos de hardware reconfigurable
Visualitza/Obre
Estadístiques de LA Referencia / Recolecta
Inclou dades d'ús des de 2022
Cita com:
hdl:2099/10415
Tipus de documentArticle
Data publicació2008
EditorUniversitat Politècnica de Catalunya
Condicions d'accésAccés obert
Tots els drets reservats. Aquesta obra està protegida pels drets de propietat intel·lectual i
industrial corresponents. Sense perjudici de les exempcions legals existents, queda prohibida la seva
reproducció, distribució, comunicació pública o transformació sense l'autorització del titular dels drets
Abstract
Esta investigación trata acerca de la implementación sobre hardware reconfigurable de módulos de operación en álgebra de campos finitos de Galois, GF(2m), aplicados al área de codificación. Se ha seleccionado esta
área de las matemáticas por ser la base de varios algoritmos en el área de corrección de errores y procesamiento digital de señales para criptografía, los cuales, por razones de desempeño y seguridad, es preferible implementarlos a nivel de hardware sobre dispositivos reconfigurables. El desarrollo metodológico comprende la definición de los componentes y establecimiento del modelo, usando para ello la sintaxis en lenguaje descriptor de hardware (VHDL) y es capturado el diseño sobre el dispositivo de arreglos de compuertas programables (FPGA); finalmente se llevó acabo la validación de las salidas del diseño utilizando ModelSim 5.7 a través de simulaciones.
CitacióSandoval R., Cecilia E.; Fedón R., Antonio. Programación VHDL de algoritmos de codificación para dispositivos de hardware reconfigurable. "Revista internacional de métodos numéricos para cálculo y diseño en ingeniería", 2008, vol. 24, núm. 4, p. 3-11.
ISSN1886-158X
Fitxers | Descripció | Mida | Format | Visualitza |
---|---|---|---|---|
I - V24N1.pdf | 271,0Kb | Visualitza/Obre |