Mostra el registre d'ítem simple
Diseño e implementación de un sistema de captura de video sobre lógica configurable
dc.contributor | Moreno Aróstegui, Juan Manuel |
dc.contributor.author | Sanz Moreno, Danilo |
dc.contributor.other | Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica |
dc.date.accessioned | 2016-12-15T13:13:46Z |
dc.date.issued | 2016 |
dc.identifier.uri | http://hdl.handle.net/2117/98337 |
dc.language.iso | spa |
dc.publisher | Universitat Politècnica de Catalunya |
dc.subject | Àrees temàtiques de la UPC::Enginyeria electrònica |
dc.subject.lcsh | Digital electronics |
dc.subject.lcsh | Digital video |
dc.subject.other | FPGA |
dc.subject.other | Zedboard |
dc.subject.other | Sensor cámara |
dc.subject.other | vídeo |
dc.subject.other | codiseño hardware/software |
dc.subject.other | SoC |
dc.subject.other | Debayer |
dc.subject.other | Escalado |
dc.title | Diseño e implementación de un sistema de captura de video sobre lógica configurable |
dc.title.alternative | Disseny i implementació d'un sistema de captura de vÍdeo sobre lògica configurable |
dc.title.alternative | Design and implementation of a video capture system on configurable logic |
dc.type | Master thesis (pre-Bologna period) |
dc.subject.lemac | Electrònica digital |
dc.subject.lemac | Vídeo digital |
dc.identifier.slug | ETSETB-230.118471 |
dc.rights.access | Restricted access - author's decision |
dc.date.lift | 10000-01-01 |
dc.date.updated | 2016-10-04T11:11:44Z |
dc.audience.educationlevel | Estudis de primer/segon cicle |
dc.audience.mediator | Escola Tècnica Superior d'Enginyeria de Telecomunicació de Barcelona |
dc.audience.degree | ENGINYERIA ELECTRÒNICA (Pla 1992) |