Desfasador sintonizable CMOS para aplicaciones de sintonía automática
Visualitza/Obre
Estadístiques de LA Referencia / Recolecta
Inclou dades d'ús des de 2022
Cita com:
hdl:2117/9412
Tipus de documentText en actes de congrés
Data publicació2001
EditorComité Organitzador SAAEI
Condicions d'accésAccés obert
Llevat que s'hi indiqui el contrari, els
continguts d'aquesta obra estan subjectes a la llicència de Creative Commons
:
Reconeixement-NoComercial-SenseObraDerivada 3.0 Espanya
Abstract
En este artículo se presenta el diseño e implementación de un desfasador con capacidad de sintonía mediante una tensión de control externa, que ofrece un desfase de π/2 a una frecuencia específica de interés. La utilización de resistencias negativas, y su fácil implementación mediante el bloque circuital conocido como MRC (MOS Resistive Circuit) simplifica notablemente el diseño y realización del mismo. Los resultados experimentales obtenidos y expuestos para una tecnología CMOS de 0,8 μm validan la funcionalidad del circuito.
CitacióMartinez, H. [et al.]. Desfasador sintonizable CMOS para aplicaciones de sintonía automática. A: Seminario Anual de Automática, Electrónica Industrial e Instrumentación. "VIII Seminario Anual de Automática, Electrónica Industrial e Instrumentación". Matanzas: Comité Organitzador SAAEI, 2001, p. 1-4.
ISBN84-699-5676-0
Fitxers | Descripció | Mida | Format | Visualitza |
---|---|---|---|---|
SAAEI-01a.pdf | Versió Definitiva de l'Article | 163,8Kb | Visualitza/Obre |