Mostra el registre d'ítem simple
Estudi comparatiu del comportament d'unitats funcionals davant la injecció d'errors
dc.contributor | Canal Corretger, Ramon |
dc.contributor.author | Portavella Boixader, Marc |
dc.contributor.other | Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors |
dc.date.accessioned | 2015-11-18T07:36:47Z |
dc.date.available | 2015-11-18T07:36:47Z |
dc.date.issued | 2015-10-28 |
dc.identifier.uri | http://hdl.handle.net/2117/79385 |
dc.description.abstract | Estudi de l'efecte que tenen els errors transitoris en el hardware dels processadors. S'ha simulat i estudiat la injecció d'errors en vuit implementacions diferents de sumadors, amb l'objectiu de comparar i analitzar quina de les possibles implementacions és més fiable. |
dc.description.abstract | Study of the effect of the transient errors on hardware processors . It has been studied and simulated the injection of errors into eight different implementations of adders, in order to compare and analyze which one of the possible implementations are more reliable. |
dc.language.iso | cat |
dc.publisher | Universitat Politècnica de Catalunya |
dc.subject | Àrees temàtiques de la UPC::Informàtica::Arquitectura de computadors |
dc.subject.lcsh | Computer architecture |
dc.subject.other | Injecció d'errors |
dc.subject.other | Simulació |
dc.subject.other | Verilog |
dc.subject.other | VPI |
dc.subject.other | Sumadors |
dc.subject.other | Fault injection |
dc.subject.other | Simulation |
dc.subject.other | Adders |
dc.title | Estudi comparatiu del comportament d'unitats funcionals davant la injecció d'errors |
dc.type | Bachelor thesis |
dc.subject.lemac | Arquitectura d'ordinadors |
dc.identifier.slug | 110164 |
dc.rights.access | Open Access |
dc.date.updated | 2015-11-13T05:00:21Z |
dc.audience.educationlevel | Grau |
dc.audience.mediator | Facultat d'Informàtica de Barcelona |
dc.audience.degree | GRAU EN ENGINYERIA INFORMÀTICA (Pla 2010) |