Mostra el registre d'ítem simple

dc.contributorCanal Corretger, Ramon
dc.contributor.authorPortavella Boixader, Marc
dc.contributor.otherUniversitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors
dc.date.accessioned2015-11-18T07:36:47Z
dc.date.available2015-11-18T07:36:47Z
dc.date.issued2015-10-28
dc.identifier.urihttp://hdl.handle.net/2117/79385
dc.description.abstractEstudi de l'efecte que tenen els errors transitoris en el hardware dels processadors. S'ha simulat i estudiat la injecció d'errors en vuit implementacions diferents de sumadors, amb l'objectiu de comparar i analitzar quina de les possibles implementacions és més fiable.
dc.description.abstractStudy of the effect of the transient errors on hardware processors . It has been studied and simulated the injection of errors into eight different implementations of adders, in order to compare and analyze which one of the possible implementations are more reliable.
dc.language.isocat
dc.publisherUniversitat Politècnica de Catalunya
dc.subjectÀrees temàtiques de la UPC::Informàtica::Arquitectura de computadors
dc.subject.lcshComputer architecture
dc.subject.otherInjecció d'errors
dc.subject.otherSimulació
dc.subject.otherVerilog
dc.subject.otherVPI
dc.subject.otherSumadors
dc.subject.otherFault injection
dc.subject.otherSimulation
dc.subject.otherAdders
dc.titleEstudi comparatiu del comportament d'unitats funcionals davant la injecció d'errors
dc.typeBachelor thesis
dc.subject.lemacArquitectura d'ordinadors
dc.identifier.slug110164
dc.rights.accessOpen Access
dc.date.updated2015-11-13T05:00:21Z
dc.audience.educationlevelGrau
dc.audience.mediatorFacultat d'Informàtica de Barcelona
dc.audience.degreeGRAU EN ENGINYERIA INFORMÀTICA (Pla 2010)


Fitxers d'aquest items

Thumbnail

Aquest ítem apareix a les col·leccions següents

Mostra el registre d'ítem simple