Show simple item record

dc.contributorZhu, Guchuan
dc.contributor.authorRuiz De Azúa Ortega, Juan Adrián
dc.contributor.otherUniversitat Politècnica de Catalunya. Departament d'Enginyeria Telemàtica
dc.date.accessioned2015-11-17T16:04:46Z
dc.date.available2015-11-17T16:04:46Z
dc.date.issued2015-10
dc.identifier.urihttp://hdl.handle.net/2117/79380
dc.descriptionEl proyecto se basa en un análisis sobre la tecnología AVB (Audio/Video Bridging) para ser capaces de caracterizar el delay máximo y así el comportamiento en situaciones crítica
dc.description.abstractThe presented work is oriented on explain the experience of the investigation performed on the embedded systems field. Concretely, the investigation is composed of two standards: ARINC 664 and ARINC 653. The investigation about the standard ARINC 664 Part 7, called Avionic Full Duplex Switched Ethernet (AFDX), is oriented on the improvement of the bandwidth utilization using an active control system. AFDX is a technology that allows guaranteeing an expected behaviour, an important characteristic for avionic real-time applications. In order to reinforce the quality of service, the standard define the concept of Virtual Link (VL) which determine a unidirectional logic point-to-point connection. The VL transmission is limited by the Bandwidth Allocation Gap (BAG), which indicates the minimum period of time between two consecutives frames. Considering that only specific values of BAG are accepted while the application period is arbitrary, the utilization of the bandwidth becomes small. In addition, owing to the asynchronous nature of AFDX protocol, the jitter degrades the determinism of the network, which constraints the use of critical applications. Therefore, the research has contribute a feedback system based on active control in order to avoid this problem. Concretely, two control loops have been presented. The first one, called Bandwidth Efficiency Control Loop (BECL), is oriented on maximizing the bandwidth utilization of the VL. The second one, called Jitter Stabilization Control Loop (JSCL), is used in order to stabilize the jotter on a predefined value. The second research subject, which is based on the standard ARINC 653, defines an optimization model to allocate and schedule different tasks which share the same resources inside a system. The utilization of the Integrate Modular Avionic (IMA) architecture is a technologic tendency in the avionic industry, thanks to its capacity for sharing time and space between different tasks. However, the combination of allocation and scheduling of tasks can be a complex problem. Therefore, a model that allows an automatic adjustment following a criteria has been developed. The model variables and constraints are formulated by lineal inequalities and equalities. Therefore, the problem can be solved in an efficient way by lineal programming algorithms. This experience has allowed me to go in depth in the embedded systems field, specifically in the AFDX network. Moreover, I have been able to apply the knowledge earn during my study in a real research situation. The result of this experience has been the production of two articles: • The article with the title Active Bandwidth Efficiency and Jitter Control for AFDX: A Network Calculus Approach has been presented as a draft for IEEE INFOCOM 2016 conference. • The article with the title A Modeling and Optimization of Simultaneous Partition Allocation and Schedule Design for Mixed-Criticality Systems has been presented as a draft for European Journal of Operational Research.
dc.description.abstractEl trabajo presentado tiene como objetivo explicar la experiencia en investigación sobre el dominio de los sistemas embarcados. Concretamente, la investigación se ha dividido en dos estándares: ARINC 664 y ARINC 653. La investigación sobre el estándar ARINC 664 Parte 7, conocido como Avionic Full Duplex Switched Ethernet (AFDX), ha estado orientada a la mejora de la utilización de los recursos, como por ejemplo el ancho de banda, mediante el uso de un sistema de control activo. AFDX es una tecnología que permite garantizar un comportamiento previsible, una característica importante para las aplicaciones aviónicas de tiempo-real. Para reforzar la calidad del servicio, el estándar define el concepto de Circuito Virtual (VL) que determina una conexión lógica de punto-a-punto y unidireccional. La transmisión del VL está limitada por el Bandwidth Allocation Gap (BAG), que indica el periodo mínimo de tiempo entre dos frames consecutivas. Considerando que ciertos valores específicos de BAG son autorizados al mismo tiempo que el periodo de la aplicación es arbitrario, la utilización del ancho de banda puede ser pequeña. Además, debido a que AFDX es un protocolo asíncrono, el jitter degrada el determinismo de la red, cosa que limita las aplicaciones críticas. Por ese motivo, la investigación ha aportado un sistema de feedback de control activo para evitar esta problemática. Concretamente, dos esquemas de control han estado definidos. El primero, llamado Bandwidth Efficiency Control Loop (BECL), tiene como objetivo maximizar el uso del ancho de banda en un VL. El segundo, llamado Jitter Stabilization Control Loop (JSCL), es usado para estabilizar el jitter sobre un valor predefinido. El segundo tema, el que se basa en la investigación del estándar ARINC 653, aporta un modelo de optimización para la distribución y la programación temporal de procesos (llamados tareas) que comparten los mismos recursos dentro de un sistema. El uso de la arquitectura Integrada Modular Aviónica (IMA) es una tendencia tecnológica de la industria de la aviación, gracias a la capacidad de compartir el tiempo i el espacio entre diferentes procesos. No obstante, combinar la distribución y la programación temporal de diferentes aplicaciones que comparten los mismos recursos dentro de una misma plataforma puede suponer un problema muy complejo. Para solucionar este problema, un modelo que permite el ajuste automático según un criterio de optimización ha sido desarrollado. Las variables i las restricciones del modelo son formulados mediante desigualdades y/o igualdades lineales. Por ese motivo, el problema puede ser solucionado de una forma eficiente mediante diferentes algoritmos de programación lineal. Esta experiencia me ha permitido profundizar en el dominio de los sistemas embarcados, sobretodo en la red AFDX. Además, he podido aplicar los conocimientos obtenidos durante mis estudios en una situación real de investigación. El resultado de esta experiencia ha sido la producción de dos artículos: • El artículo que tiene como título Active Bandwidth Efficiency and Jitter Control for AFDX: A Network Calculus Approach ha sido presentado como draft para la conferencia IEEE INFOCOM 2016. • El artículo que tiene como título A Modeling and Optimization of Simultaneous Partition Allocation and Schedule Design for Mixed-Criticality Systems ha sido presentado como draft para la revista European Journal of Operational Research.
dc.description.abstractEl treball presentat té com objectiu detallar l’experiència de recerca realitzada sobre el domini de sistemes embarcats. Concretament, la recerca ha estat dividida en dos estàndards: ARINC 664 i ARINC 653. La recerca sobre l’estàndard ARINC 664 Part 7, conegut com Avionic Full Duplex Switched Ethernet (AFDX), ha estat orientada a la millora de l’utilització dels recursos, com per exemple l’ample de banda, en utilitzant un sistema de control actiu. L’AFDX és una tecnologia que permet garantir comportements prévisibles, una propietat important per les aplicacions aviòniques de temps-real. Per enfortir la qualitat de server, l’extàndard defineix el concepte de Circuit Virtual (VL) que determina una conexió lògica de punt-a-punt i unidireccional. La transmissió del VL està limitada pel Bandwidth Allocation Gap (BAG), que indique el període mínim de temps entre dues frames consecutives. En considerant que certs valors específics del BAG són autoritzats al mateix temps quel període de l’aplicació és arbitrari, l'utilització de l’ample de bande pot ser petita. Ademés, degut a que l’AFDX és un protocol asíncron, el jitter degrada el determinisme de la xarxa, cosa que limita les aplicacions crítiques. Per aquest motiu, la recerca ha aportat un sistèma de feedback de control actiu per evitar aquesta problemàtica. Concretament, dos esquemes de control han estat definits. El primer, anomenat Bandwidth Efficiency Control Loop (BECL), té com objectiu maximitzar l’utilització de l’ample de bande sobre un VL. El segon, anomenat Jitter Stabilization Control Loop (JSCL), és utilitzat per estabilitzar el jitter en un valor predefinit. El segon tema, aquell que es basa en la recerca de l’estàndard ARINC 653, aporta un model d'optimisació per la distribució de particions i per la programació temporal de processus (anomenats tasques) que comparteixen els mateixos recursos dins del mateix sistema. L'utilització de l’arquitectura Integrada Modular Aviònica (IMA) és una tendència tecnològica dins la indústria de l’aviació, gràcies a la capacitat de compartir el temps i l’espai entre diferents processos. No obstant, combinar la distribució i la programació temporal d’aplicacions que comparteixen els mateixos recursos dins de la mateixa plataforma pot esdevenir un problema d’una gran complexitat. Per adreçar aquesta problématica, un model que permet l’ajustement automàtic segons un criteri d’optimització ha estat desenvolupat. Les variables i les restriccions del model sont totes formulades mitjançant inegalitats i/o égalitats lineals. Per aquest motiu, el problema pot ser resolt d’una forma eficient mitjançant diferents algoritmes de programació lineal. Aquesta experiència m’ha permès aprofondir en el domini de sistemes embarcats, sobretot en la xarxa AFDX. Ademés, he pogut aplicar els coneixements obtinguts durant els meus estudis en una situació real de recerca. Els resultats d’aquesta experiència han estat la producció de dos articles: • L'article que té com a títol Active Bandwidth Efficiency and Jitter Control for AFDX: A Network Calculus Approach ha estat lliurat com a draft per la conferència IEEE INFOCOM 2016. • L'article que té com a títol A Modeling and Optimization of Simultaneous Partition Allocation and Schedule Design for Mixed-Criticality Systems ha estat lliurat com a draft per la revista European Journal of Operational Research.
dc.language.isofra
dc.publisherUniversitat Politècnica de Catalunya
dc.rightsS'autoritza la difusió de l'obra mitjançant la llicència Creative Commons o similar 'Reconeixement-NoComercial- SenseObraDerivada'
dc.rights.urihttp://creativecommons.org/licenses/by-nc-nd/3.0/es/
dc.subjectÀrees temàtiques de la UPC::Enginyeria de la telecomunicació
dc.subjectÀrees temàtiques de la UPC::Enginyeria de la telecomunicació::Telemàtica i xarxes d'ordinadors
dc.subject.lcshAdaptive control systems
dc.subject.lcshTelematics
dc.subject.otherAFDX
dc.subject.otherARINC 653
dc.subject.otherActive Control
dc.subject.otherModelling
dc.subject.otherNetwor Calculus
dc.subject.otherOptimization
dc.subject.otherEmbedded Systems
dc.subject.otherAFDX
dc.subject.otherARINC 653
dc.subject.otherControl Activo
dc.subject.otherModelización
dc.subject.otherNetwor Calculus
dc.subject.otherOptimización
dc.subject.otherSistemas embarcados
dc.subject.otherSistemes de control -- PFC
dc.subject.otherSistemes integrats -- PFC
dc.subject.otherSistemes lineals -- PFC
dc.subject.otherTelecomunicació -- PFC
dc.subject.otherXarxes intel·ligents -- PFC
dc.titleControl Actiu en AFDX i Modelització d'ARINC 653
dc.title.alternativeActive Control in AFDX and Modelling ARINC 653
dc.title.alternativeControl Activo en AFDX y Modelización ARINC 653
dc.typeMaster thesis (pre-Bologna period)
dc.subject.lemacSistemes adaptatius
dc.subject.lemacTelemàtica
dc.identifier.slugETSETB-230.106267
dc.rights.accessOpen Access
dc.date.updated2015-10-30T06:51:35Z
dc.audience.educationlevelEstudis de primer/segon cicle
dc.audience.mediatorEscola Tècnica Superior d'Enginyeria de Telecomunicació de Barcelona
dc.contributor.covenanteeInstitut Supérieur de l'Aéronautique et de l'Espace


Files in this item

Thumbnail

This item appears in the following Collection(s)

Show simple item record

Attribution-NonCommercial-NoDerivs 3.0 Spain
Except where otherwise noted, content on this work is licensed under a Creative Commons license : Attribution-NonCommercial-NoDerivs 3.0 Spain