Show simple item record

dc.contributorChávez Domínguez, Juan Antonio
dc.contributor.authorPadilla Segovia, Xavier
dc.contributor.otherUniversitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica
dc.date.accessioned2015-11-02T11:52:43Z
dc.date.issued2015-10-15
dc.identifier.urihttp://hdl.handle.net/2117/78623
dc.language.isospa
dc.publisherUniversitat Politècnica de Catalunya
dc.subjectÀrees temàtiques de la UPC::Enginyeria de la telecomunicació::Processament del senyal
dc.subject.lcshDigital communications
dc.subject.lcshElectronic data processing
dc.subject.lcshVHDL (Computer hardware description language)
dc.subject.otherVHDL
dc.subject.otherFPGA
dc.subject.otherPROEL
dc.subject.otherDE2
dc.titleComunicación y procesado de datos entre un ordenador y una FPGA
dc.title.alternativeComunication and data processing between a computer and FPGA
dc.title.alternativeComunicació i procesat de dades entre un ordinador i una FPGA.
dc.typeMaster thesis
dc.subject.lemacComunicacions digitals
dc.subject.lemacProcessament electrònic de dades
dc.subject.lemacVHDL (Llenguatge de descripció de maquinari)
dc.identifier.slugETSETB-230.112337
dc.rights.accessRestricted access - confidentiality agreement
dc.date.lift10000-01-01
dc.date.updated2015-10-30T06:51:16Z
dc.audience.educationlevelMàster
dc.audience.mediatorEscola Tècnica Superior d'Enginyeria de Telecomunicació de Barcelona


Files in this item

Thumbnail

This item appears in the following Collection(s)

Show simple item record

All rights reserved. This work is protected by the corresponding intellectual and industrial property rights. Without prejudice to any existing legal exemptions, reproduction, distribution, public communication or transformation of this work are prohibited without permission of the copyright holder