Evaluación e implementación de algoritmos de análisis de la marcha sobre dispositivos configurables
Tipus de documentProjecte Final de Màster Oficial
Data2015-09-07
Condicions d'accésAccés obert
Llevat que s'hi indiqui el contrari, els
continguts d'aquesta obra estan subjectes a la llicència de Creative Commons
:
Reconeixement-NoComercial-SenseObraDerivada 3.0 Espanya
Abstract
El proyecto “Evaluación E Implementación De Algoritmos De Análisis De La Marcha Sobre Dispositivos Configurables” aborda la implementación de algoritmos destinados a la detección de los pasos que se producen en la marcha, sobre diferentes dispositivos configurables o programables, en concreto, Field Programable Gate Arrays (FPGAs) y MicroProcesadores (uP). El proyecto tiene un doble objetivo, en primer lugar el desarrollo de un sistema capaz de detectar el paso humano, y en segundo lugar, la validación del System on Chip (SoC) Xilinx Zynq y la tarjeta de desarrollo ZedBoard como una plataforma funcional para implementación de sistemas híbridos Hardware/Software. Se ha implementado sobre la plataforma ZedBoard un sistema que recibe medidas de aceleración en tres dimensiones. Las medidas son capturadas mediante el sensor acelerómetro de un teléfono móvil con sistema operativo Android. Dichas medidas son enviadas mediante un enlace inalámbrico Bluetooth a la plataforma. En ésta se realiza un pre-procesado de la información y posteriormente se evalúa mediante el algoritmo de detección. Si las características de las medidas son coherentes con unos determinados criterios estadísticos, se validan las medidas como un páso, y por tanto se define como positiva la detección del paso. El sistema, implementa también visualización de las medidas y el procesado mediante un monitor VGA. Del mismo modo, envía la información a un PC, donde una aplicación de usuario muestra la misma información, y permite el almacenamiento de históricos. Con todo esto se ha conseguido demostrar la viabilidad de implementación de este tipo de algoritmos en un SoC que permite el uso eficiente de los recursos disponibles, optimizando el particionado Hardware/Software. El proyecto “Evaluación E Implementación De Algoritmos De Análisis De La Marcha Sobre Dispositivos Configurables” aborda la implementación de algoritmos destinados a la detección de los pasos que se producen en la marcha, sobre diferentes dispositivos configurables o programables, en concreto, Field Programable Gate Arrays (FPGAs) y MicroProcesadores (uP). El proyecto tiene un doble objetivo, en primer lugar el desarrollo de un sistema capaz de detectar el paso humano, y en segundo lugar, la validación del System on Chip (SoC) Xilinx Zynq y la tarjeta de desarrollo ZedBoard como una plataforma funcional para implementación de sistemas híbridos Hardware/Software. Se ha implementado sobre la plataforma ZedBoard un sistema que recibe medidas de aceleración en tres dimensiones. Las medidas son capturadas mediante el sensor acelerómetro de un teléfono móvil con sistema operativo Android. Dichas medidas son enviadas mediante un enlace inalámbrico Bluetooth a la plataforma. En ésta se realiza un pre-procesado de la información y posteriormente se evalúa mediante el algoritmo de detección. Si las características de las medidas son coherentes con unos determinados criterios estadísticos, se validan las medidas como un páso, y por tanto se define como positiva la detección del paso. El sistema, implementa también visualización de las medidas y el procesado mediante un monitor VGA. Del mismo modo, envía la información a un PC, donde una aplicación de usuario muestra la misma información, y permite el almacenamiento de históricos. Con todo esto se ha conseguido demostrar la viabilidad de implementación de este tipo de algoritmos en un SoC que permite el uso eficiente de los recursos disponibles, optimizando el particionado Hardware/Software.
Descripció
El proyecto tratará de evaluar el compormiso área-consumo-velocidad en la implementación de algoritmos de análisis de movumimiento humano sobre sistemas integrados configurables.
Col·leccions
Fitxers | Descripció | Mida | Format | Visualitza |
---|---|---|---|---|
Anexos.zip | 35,56Mb | application/zip | Visualitza/Obre | |
Mem UPC.pdf | 6,258Mb | Visualitza/Obre |