Show simple item record

dc.contributorChávez Domínguez, Juan Antonio
dc.contributor.authorCazcarra Gaspar, Eduard
dc.contributor.otherUniversitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica
dc.date.accessioned2015-10-07T12:29:58Z
dc.date.issued2015-09
dc.identifier.urihttp://hdl.handle.net/2117/77412
dc.descriptionAplicación de procesado de señal y comunicaciones entre un sistema embedded y una FPGA
dc.description.abstractThis project is based on the communication between an embedded system and a FPGA to perform (certain, some, a series of...) signal processing operations. A BeagleBone from BeagleBone.org is used as the embedded system and a CYCLONE II, which incorporates Altera’s evaluation board DE2, is employed as a FPGA. This collaboration is carried out through the communication between the two boards using the GPMC communication protocol (General Purpose Memory Controller), operating in asynchronous mode. The BeagleBone reads two discrete signals in time from a file and sends the readings out to the FPGA, which performs certain digital processing operations; it specifically performs, either a cross correlation of two signals or an autocorrelation of a single signal. Once the operations are completed, the FPGA sends out the result to the BeagleBone board, which then creates an output file. This project also aims to collate different documentation generated by UPC’s Department of Electronic Engineering in a single document, with regards to the use and environment of both the BeagleBone and DE2 boards. This document can be used as the starting point for anyone who wants to work independently with a BeagleBone, a DE2 or both boards working together.
dc.description.abstractEn este proyecto se pretende comunicar un sistema embedded con una FPGA, para realizar operaciones de procesado de señal. Como sistema embedded se utiliza una BeagleBone de BeagleBoard.org, y como FPGA se usa la CYCLONE II que viene incorporada en la placa de evaluación DE2 de Altera. Esta colaboración se realiza mediante la comunicación entre las dos placas, utilizando el protocolo de comunicaciones GPMC (General Purpose Memory Controller) funcionando en modo asíncrono. La BeagleBone lee dos señales discretos en el tiempo de unos archivos y los envía a la FPGA, para que realice unas operaciones de procesado digital; en concreto realiza una correlación cruzada de dos señales o una autocorrelación de una misma señal. Una vez realizadas las operaciones, la FPGA envía el resultado a la BeagleBone, la cual graba este resultado en un archivo de salida. Este proyecto, a la vez pretende recopilar diferente documentación generada por el Departamento de Ingeniería Electrónica de la UPC, relativa al uso y entorno tanto de la BeagleBone como de la DE2, en un único documento. Este documento permite ser el punto de partida de todo aquel que quiera trabajar por su cuenta con una placa BeagleBone, una DE2 o ambas de manera conjunta.
dc.description.abstractEn aquest projecte es fa comunicar un sistema embedded amb una FPGA, per a realitzar operacions de processat de senyal. Com a sistema embedded s’utilitza la BeagleBone de BeagleBoard.org i com a FPGA s’utilitza la CYCLONE II, que ve incorporada a la placa d’avaluació DE2 d’Altera. Aquesta col•laboració es realitza mitjançant una comunicació entre les dues plaques, utilitzant el protocol de comunicacions GPMC (General Purpose Memory Controller), funcionant en mode asíncron. La BeagleBone llegeix dos senyals discrets en el temps d’uns arxius i els envia a la FPGA per a que realitzi unes operacions de processat digital, en concret realitza una correlació creuada dels dos senyals o una autocorrelació d’un mateix senyal. Un cop realitzades les operacions, la FPGA envia el resultat a la BeagleBone, la qual grava aquest resultat a un arxiu de sortida. Aquest projecte alhora pretén recopilar diferent documentació generada pel departament d’Enginyeria Electrònica de la UPC, relativa a l’ús i entorn tant de la BeagleBone com de la DE2, en un únic document. Aquest document permet ésser el punt de partida de tot aquell que vulgui treballar pel seu compte amb una BeagleBone, una DE2 o ambdues de manera conjunta.
dc.language.isocat
dc.publisherUniversitat Politècnica de Catalunya
dc.subjectÀrees temàtiques de la UPC::Enginyeria de la telecomunicació::Processament del senyal
dc.subject.lcshSignal processing -- Digital techniques
dc.subject.otherembedded
dc.subject.otherfpga
dc.subject.otherbeaglebone
dc.subject.otheraltera
dc.subject.otherEmbedded
dc.subject.otherfpga
dc.subject.otherbeaglebone
dc.subject.otheraltera
dc.subject.otherEnginyeria electrònica -- PFC
dc.titleAplicació de processat de senyal i comunicacions entre un sistema embedded i una FPGA
dc.title.alternativeImplementation of signal processing and communications between embedded system and FPGA
dc.title.alternativeAplicación de procesado de señal y comunicación entre un sistema embedded y una FPGA
dc.typeMaster thesis
dc.subject.lemacTractament del senyal -- Tècniques digitals
dc.identifier.slugETSETB-230.112064
dc.rights.accessRestricted access - author's decision
dc.date.lift10000-01-01
dc.date.updated2015-09-21T12:29:28Z
dc.audience.educationlevelMàster
dc.audience.mediatorEscola Tècnica Superior d'Enginyeria de Telecomunicació de Barcelona


Files in this item

Thumbnail

This item appears in the following Collection(s)

Show simple item record

All rights reserved. This work is protected by the corresponding intellectual and industrial property rights. Without prejudice to any existing legal exemptions, reproduction, distribution, public communication or transformation of this work are prohibited without permission of the copyright holder