Un simulador de arquitectura MIPS para el estudio del procesamiento paralelo de instrucciones

Abstract

Presentamos una herramienta docente para la explicación del conjunto de técnicas de paralelismo a nivel de instrucción, conocido con el acrónimo en inglés de ILP. Hemos programado un diseño modular de la arquitectura MIPS que permite la ejecución segmentada de una instrucción, con el objetivo de ofrecer la posibilidad de comparar diferentes escenarios según los parámetros y elementos deseados. La herramienta ofrece un volcado de métricas de rendimiento para estudios comparativos y su programación orientada a objetos, relativamente sencilla, permite implementar nuevos módulos como algoritmos de especulación de salto o planificación de código. Además, adjuntamos unos recursos didácticos para mostrar su funcionalidad y potencial, junto con una valoración de experiencia docente en el uso de dicha herramienta por parte de los alumnos.

We present a teaching tool for explaining the set of techniques for instruction level parallelism (ILP). We have designed a simulator of the MIPS architecture that allows the pipeline execution of instructions. The aim is to be able to compare different scenarios depending on input parameters and the inclusion of desired elements. The tool provides a set of performance metrics for comparative studies. Its object-oriented programming is also relatively simple, which allows implementing new modules as branch speculation algorithms or scheduling code. In addition, we include a set of teaching activities to show its functionality and potential. Finally, we describe the teaching experience of using this tool in a couple of courses.