Translinear signal processing circuits in standard CMOS FPAA
Visualitza/Obre
Estadístiques de LA Referencia / Recolecta
Inclou dades d'ús des de 2022
Cita com:
hdl:2117/6641
Tipus de documentText en actes de congrés
Data publicació2009-12
EditorIEEE Press. Institute of Electrical and Electronics Engineers
Condicions d'accésAccés obert
Tots els drets reservats. Aquesta obra està protegida pels drets de propietat intel·lectual i
industrial corresponents. Sense perjudici de les exempcions legals existents, queda prohibida la seva
reproducció, distribució, comunicació pública o transformació sense l'autorització del titular dels drets
Abstract
In this paper, the implementation of signal processing
circuits on a novel translinear Field-Programmable Analog
Array (FPAA) testchip is reported. The FPAA testchip is based
on a 0.35-micron, fully CMOS translinear element, which is the
core block of a reconfigurable analog cell. The FPAA embeds a
5 5 cell array. As implementation examples, a four-quadrant
multiplier with five decade dynamic range and a programmable
fourth-order low-pass filter with up to 7 MHz bandwidth have
been mapped on the translinear FPAA. 14 cells have been used
for the four-quadrant multiplier while 18 cells were needed for
the fourth-order low-pass filter.
CitacióMartínez-Alvarado, L.; Madrenas, J.; Fernandez, D. Translinear signal processing circuits in standard CMOS FPAA. A: 2009 IEEE International Conference on Electronics Circuits and Systems. "2009 IEEE International Conference on Electronics Circuits and Systems". Yasmine Hammamet: IEEE Press. Institute of Electrical and Electronics Engineers, 2009, p. 715-718.
ISBN978-1-4244-5091-6
Versió de l'editorhttp://www.icecs2009.org
Fitxers | Descripció | Mida | Format | Visualitza |
---|---|---|---|---|
Translinear.pdf | 433,6Kb | Visualitza/Obre |