Programmable digital front-end for lock-in amplifier
Cita com:
hdl:2117/400593
Document typeBachelor thesis
Date2023-07-04
Rights accessOpen Access
All rights reserved. This work is protected by the corresponding intellectual and industrial
property rights. Without prejudice to any existing legal exemptions, reproduction, distribution, public
communication or transformation of this work are prohibited without permission of the copyright holder
Abstract
This project aims to create a flexible digital front-end for controlling a lock-in amplifier in a new magnetic field sensory system. This magnetic field is modulated to high frequencies to reduce noise and interference and then it has to be downconverted to baseband using a Zynq-7000 FPGA. To do so a modulated analog input wave is set to an ADC. Then the wave is demodulated and filtered via Simulink, in which several simulations were performed with successfully results. Finally, a parallel to serial block transfers from the FPGA to a PC the result waves in order to store the data. Este proyecto tiene como objetivo crear una interfaz digital flexible para controlar un amplificador lock-in en un nuevo sistema sensor de campo magnético. Este campo magnético se modula a altas frecuencias para reducir el ruido y las interferencias, y luego debe ser convertido a banda base utilizando una FPGA Zynq-7000. Para hacer esto, se establece una onda de entrada analógica modulada a un ADC. Luego, la onda es demodulada y filtrada a través de Simulink, en el cual se realizaron varias simulaciones con resultados exitosos. Finalmente, un bloque transfiere en modo serie, desde la FPGA hasta un PC, las ondas demoduladas resultantes para así poder almacenar los datos. Aquest projecte té com a objectiu crear una interfície digital flexible per controlar un amplificador lock-in en un nou sistema sensor de camp magnètic. Aquest camp magnètic es modula a freqüències altes per reduir el soroll i les interferències, i després s'ha de baixar a la banda base mitjançant un FPGA Zynq-7000. Per fer-ho, s'estableix una ona d'entrada analògica modulada a un ADC. A continuació, l'ona es demodula i filtra mitjançant Simulink, en el qual s'han realitzat diverses simulacions amb resultats satisfactoris. Finalment, un bloc transfereix en mode sèrie, des de la FPGA fins a un PC, les ones demodulades resultants per així poder emmagatzemar les dades.
SubjectsAnalog-to-digital converters, Digital-to-analog converters, VHDL (Computer hardware description language), Convertidors analògic/digitals, Convertidors digital/analògics, VHDL (Llenguatge de descripció de maquinari)
DegreeGRAU EN ENGINYERIA ELECTRÒNICA DE TELECOMUNICACIÓ (Pla 2018)
Files | Description | Size | Format | View |
---|---|---|---|---|
TFG_EguiburuFerrerMarc_def.pdf | 4,434Mb | View/Open | ||
TFG_EguiburuFerrerMarc_Annexes.zip | 421,5Mb | application/zip | View/Open |