Mostra el registre d'ítem simple

PFS - Improving the Design for Testability of Integrated Circuits Using Formal Methods and AI Techniques

dc.contributor.authorHabiby, Payam
dc.date.accessioned2022-07-12T09:17:01Z
dc.date.issued2022-05
dc.identifier.citationHabiby, P. Improving the Design for Testability of Integrated Circuits Using Formal Methods and AI Techniques. A: 27th IEEE European Test Symposium (ETS). 2022,
dc.identifier.urihttp://hdl.handle.net/2117/369985
dc.format.extent2 p.
dc.language.isoeng
dc.rightsAttribution-NonCommercial-NoDerivatives 4.0 International
dc.rights.urihttp://creativecommons.org/licenses/by-nc-nd/4.0/
dc.subjectÀrees temàtiques de la UPC::Enginyeria electrònica::Microelectrònica
dc.subject.lcshMicroelectronics
dc.subject.lcshIntegrated circuits
dc.subject.lcshSpinitronics
dc.titlePFS - Improving the Design for Testability of Integrated Circuits Using Formal Methods and AI Techniques
dc.typeConference report
dc.subject.lemacMicroelectrònica
dc.subject.lemacCircuits integrats
dc.subject.lemacEspintrònica
dc.relation.publisherversionhttps://ieeexplore.ieee.org/xpl/conhome/9810327/proceeding
dc.rights.accessRestricted access - publisher's policy
dc.date.lift10000-01-01
local.citation.contributor27th IEEE European Test Symposium (ETS)


Fitxers d'aquest items

Imatge en miniatura
Nom:
PF-8.pdf
Mida:
394,7Kb
Format:
PDF
Visualitza/Obre

Aquest ítem apareix a les col·leccions següents

Mostra el registre d'ítem simple