gem5 + rtl: A framework to enable RTL models inside a full-system simulator
Visualitza/Obre
Cita com:
hdl:2117/354158
Tipus de documentText en actes de congrés
Data publicació2021
EditorAssociation for Computing Machinery (ACM)
Condicions d'accésAccés obert
Tots els drets reservats. Aquesta obra està protegida pels drets de propietat intel·lectual i
industrial corresponents. Sense perjudici de les exempcions legals existents, queda prohibida la seva
reproducció, distribució, comunicació pública o transformació sense l'autorització del titular dels drets
ProjecteMont-Blanc 2020 - Mont-Blanc 2020, European scalable, modular and power efficient HPC processor (EC-H2020-779877)
EPI SGA1 - SGA1 (Specific Grant Agreement 1) OF THE EUROPEAN PROCESSOR INITIATIVE (EPI) (EC-H2020-826647)
EPI SGA1 - SGA1 (Specific Grant Agreement 1) OF THE EUROPEAN PROCESSOR INITIATIVE (EPI) (EC-H2020-826647)
Abstract
In recent years there has been a surge of interest in designing custom accelerators for power-efficient high-performance computing. However, available tools to simulate low-level RTL designs often neglect the target system in which the design will operate. This hinders proper testing and debugging of functionalities, and does not allow co-designing the accelerator to obtain a balanced and efficient architecture.
In this paper, we introduce gem5 + rtl, a flexible framework that enables simulation of RTL models inside a full-system software simulator. We present the framework’s functionality that allows easy integration of RTL models on a simulated system-on-chip (SoC) that is able to boot Linux and run complex multi-threaded and multi-programmed workloads. We demonstrate the framework with two relevant use cases that integrate a multi-core SoC with a Performance Monitoring Unit (PMU) and the NVIDIA Deep Learning Accelerator (NVDLA), showcasing how the framework enables testing RTL model features and how it can enable co-design taking into account the entire SoC.
CitacióLópez, G.; Armejach, A.; Moreto, M. gem5 + rtl: A framework to enable RTL models inside a full-system simulator. A: International Conference on Parallel Processing. "The 50th International Conference on Parallel Processing: August 9-12, 2021, hosted virtually from Chicago, Illinois, USA: main conference proceedings". New York: Association for Computing Machinery (ACM), 2021, p. 1-11. ISBN 978-1-4503-9068-2. DOI 10.1145/3472456.3472461.
ISBN978-1-4503-9068-2
Versió de l'editorhttps://dl.acm.org/doi/abs/10.1145/3472456.3472461
Col·leccions
- Doctorat en Arquitectura de Computadors - Ponències/Comunicacions de congressos [282]
- Computer Sciences - Ponències/Comunicacions de congressos [560]
- CAP - Grup de Computació d'Altes Prestacions - Ponències/Comunicacions de congressos [784]
- Departament d'Arquitectura de Computadors - Ponències/Comunicacions de congressos [1.945]
Fitxers | Descripció | Mida | Format | Visualitza |
---|---|---|---|---|
icpp21.pdf | 1,653Mb | Visualitza/Obre |