Implementació hardware de l'algorisme de xifrat Advanced Encryption Standard (AES) i avaluació de la seva robustesa envers atacs de canal lateral.

View/Open
Cita com:
hdl:2117/348999
Document typeBachelor thesis
Date2021-07-08
Rights accessOpen Access
Except where otherwise noted, content on this work
is licensed under a Creative Commons license
:
Attribution-NonCommercial-NoDerivs 3.0 Spain
Abstract
La seguretat d'un sistema ve determinada per la seguretat de la seva baula més dèbil. És per aquest motiu que la implementació física esdevé un punt clau per tal de garantir-la. Aquest Treball de Fi de Grau se centrarà en la implementació hardware de l'algorisme de xifrat AES (Advanced Encryption Standard). Primerament es farà un estudi de l'algorisme AES que posarà de manifest les seves característiques principals i seguidament, fent ús del llenguatge de descripció de hardware VHDL, es descriurà, simularà i sintetitzarà el circuit digital que implementarà l'algorisme abans esmentat. Finalment, s'avaluarà la robustesa de la implementació física envers un side channel attack (SCA)
SubjectsData encryption (Computer science) -- Evaluation, Digital signatures -- Safety measures, Architecture -- Data processing -- Safety measures, Xifratge (Informàtica) -- Avaluació, Signatures electròniques -- Mesures de seguretat, Arquitectura -- Informàtica -- Mesures de seguretat
DegreeGRAU EN ENGINYERIA EN TECNOLOGIES INDUSTRIALS (Pla 2010)
Files | Description | Size | Format | View |
---|---|---|---|---|
tfg-pau-machado-panad-s.pdf | 6,655Mb | View/Open |