Disseny d'un bloc aritmètic aproximat per a coma flotant
Visualitza/Obre
Estadístiques de LA Referencia / Recolecta
Inclou dades d'ús des de 2022
Cita com:
hdl:2117/343971
Tipus de documentTreball Final de Grau
Data2021-01-26
Condicions d'accésAccés obert
Tots els drets reservats. Aquesta obra està protegida pels drets de propietat intel·lectual i
industrial corresponents. Sense perjudici de les exempcions legals existents, queda prohibida la seva
reproducció, distribució, comunicació pública o transformació sense l'autorització del titular dels drets
Abstract
La majoria de processadors actuals utilitzen l'estàndard IEEE-754 per a nombres de coma flotant. Aquest estàndard presenta diverses fonts d'imprecisió en les operacions aritmètiques. També apareixen cada dia aplicacions com les Big Data i sistemes encastats, les quals no treballen utilitzant la mateixa precisió pel que algunes poden acceptar diferents graus d'error en els càlculs. Aquests fets justifiquen una nova rama d'optimització d'arquitectures hardware explota la tolerància a errors de càlcul per dissenyar processadors o acceleradors que operen amb inexactitud provocada intencionadament per reduir consum i temps d'execució. En aquest projecte s'han dissenyat 63 circuits que aproximen el producte de nombres en coma flotant segons l'estàndard IEEE-754. Diverses tècniques d'aproximació s'han estudiat en aquest treball i s'ha creat un entorn de treball a mesura. The most part of actual processors use the standard IEEE-754 on floating point numbers. The standard has different sources of error at arithmetic operations. New applications such as Big Data and embedded systems use different ranges of precision. For this reason, some of them can support different error grades. This fact justifies a new branch of hardware design optimization that takes advantage of error tolerance to design processors or accelerators that operate with intentioned imprecision to save energy and execution time. During this project, 63 circuits have been designed to approximate the product of floating points numbers following the standard IEEE-754. Multiple approximation techniques have been studied and a work environment has been designed specially for this project.
MatèriesComputer architecture, Computer engineering, Arquitectura d'ordinadors, Enginyeria d'ordinadors
TitulacióGRAU EN ENGINYERIA INFORMÀTICA (Pla 2010)
Col·leccions
Fitxers | Descripció | Mida | Format | Visualitza |
---|---|---|---|---|
156432.pdf | 1,508Mb | Visualitza/Obre |