Show simple item record

Desenvolupament d'un sistema complet de càmera digital a la placa d'avaluació de FPGAs DE2

dc.contributorChávez Domínguez, Juan Antonio
dc.contributor.authorPérez Lozano, Albert
dc.contributor.otherUniversitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica
dc.date.accessioned2020-12-18T15:00:16Z
dc.date.issued2020-09
dc.identifier.urihttp://hdl.handle.net/2117/334667
dc.language.isocat
dc.publisherUniversitat Politècnica de Catalunya
dc.subject.lcshElectronic circuit design
dc.subject.lcshVHDL (Computer hardware description language)
dc.subject.otherElectronic circuits
dc.subject.otherCircuitos electrónicos
dc.titleDesenvolupament d'un sistema complet de càmera digital a la placa d'avaluació de FPGAs DE2
dc.typeBachelor thesis
dc.subject.lemacCircuits electrònics -- Disseny i construcció
dc.subject.lemacVHDL (Llenguatge de descripció de maquinari)
dc.identifier.slugETSETB-230.153589
dc.rights.accessRestricted access - confidentiality agreement
dc.date.lift10000-01-01
dc.date.updated2020-09-10T05:50:52Z
dc.audience.educationlevelGrau
dc.audience.mediatorEscola Tècnica Superior d'Enginyeria de Telecomunicació de Barcelona
dc.audience.degreeGRAU EN ENGINYERIA DE TECNOLOGIES I SERVEIS DE TELECOMUNICACIÓ (Pla 2015)


Files in this item

Thumbnail
Name:
Memoria_TFG_Albert_Perez_Lozano.pdf
Size:
3,508Mb
Format:
PDF
View/Open

This item appears in the following Collection(s)

Show simple item record