INFORMER: an integrated framework for early-stage memory robustness analysis
Visualitza/Obre
INFORMER an integrated framework for early-stage memory robustness analysis (214,1Kb) (Accés restringit)
Sol·licita una còpia a l'autor
Què és aquest botó?
Aquest botó permet demanar una còpia d'un document restringit a l'autor. Es mostra quan:
- Disposem del correu electrònic de l'autor
- El document té una mida inferior a 20 Mb
- Es tracta d'un document d'accés restringit per decisió de l'autor o d'un document d'accés restringit per política de l'editorial
Cita com:
hdl:2117/23206
Tipus de documentText en actes de congrés
Data publicació2014
EditorEuropean Interactive Digital Advertising Alliance (EDAA)
Condicions d'accésAccés restringit per política de l'editorial
Llevat que s'hi indiqui el contrari, els
continguts d'aquesta obra estan subjectes a la llicència de Creative Commons
:
Reconeixement-NoComercial-SenseObraDerivada 3.0 Espanya
Abstract
With the growing importance of parametric (process and environmental) variations in advanced technologies, it has become a serious challenge to design reliable, fast and low-power embedded memories. Adopting a variation-aware design paradigm requires a holistic perspective of memory-wide metrics such as yield, power and performance. However, accurate estimation of such metrics is largely dependent on circuit implementation styles, technology parameters and architecture-level specifics. In this paper, we propose a fully automated tool - INFORMER - that helps high-level designers estimate memory reliability metrics rapidly and accurately. The tool relies on accurate circuit-level simulations of failure mechanisms such as soft-errors and parametric failures. The statistics obtained can then help couple low-level metrics with higher-level design choices. A new technique for rapid estimation of low-probability failure events is also proposed. We present three use-cases of our prototype tool to demonstrate its diverse capabilities in autonomously guiding large SRAM based robust memory designs. © 2014 EDAA.
CitacióGanapathy, S. [et al.]. INFORMER: an integrated framework for early-stage memory robustness analysis. A: Design, Automation and Test in Europe. "Design, Automation and Test in Europe: proceedings: Dresden, Germany: March 24-28, 2014". Dreden: European Interactive Digital Advertising Alliance (EDAA), 2014, p. 1-4.
ISBN978-398153702-4
Versió de l'editorhttp://ieeexplore.ieee.org/xpl/articleDetails.jsp?arnumber=6800247
Col·leccions
- HIPICS - High Performance Integrated Circuits and Systems - Ponències/Comunicacions de congressos [144]
- ARCO - Microarquitectura i Compiladors - Ponències/Comunicacions de congressos [186]
- Departament d'Arquitectura de Computadors - Ponències/Comunicacions de congressos [1.948]
- Departament d'Enginyeria Electrònica - Ponències/Comunicacions de congressos [1.713]
Fitxers | Descripció | Mida | Format | Visualitza |
---|---|---|---|---|
INFORMER an int ... ry robustness analysis.pdf | INFORMER an integrated framework for early-stage memory robustness analysis | 214,1Kb | Accés restringit |