Mostra el registre d'ítem simple

dc.contributor.authorPérez Puigdemont, Jordi
dc.contributor.authorCalomarde Palomino, Antonio
dc.contributor.authorMoll Echeto, Francisco de Borja
dc.contributor.otherUniversitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica
dc.date.accessioned2013-02-15T17:05:50Z
dc.date.available2013-02-15T17:05:50Z
dc.date.created2012
dc.date.issued2012
dc.identifier.citationPerez, J.; Calomarde, A.; Moll, F. Closed loop controlled ring oscillator: a variation tolerant self-adaptive clock generation architecture. A: Conference on Design of Circuits and Integrated Systems. "XXVIIth Conference on Design of Circuits and Integrated Systems". Avignon: 2012, p. 539-544.
dc.identifier.isbn978-2-9517461-1-4
dc.identifier.urihttp://hdl.handle.net/2117/17803
dc.format.extent6 p.
dc.language.isoeng
dc.rightsAttribution-NonCommercial-NoDerivs 3.0 Spain
dc.rights.urihttp://creativecommons.org/licenses/by-nc-nd/3.0/es/
dc.subjectÀrees temàtiques de la UPC::Enginyeria electrònica
dc.titleClosed loop controlled ring oscillator: a variation tolerant self-adaptive clock generation architecture
dc.typeConference lecture
dc.subject.lemacEnginyeria electrònica
dc.subject.lemacRellotges
dc.subject.lemacSistemes digitals i analògics
dc.subject.lemacSistemes digitals
dc.contributor.groupUniversitat Politècnica de Catalunya. HIPICS - Grup de Circuits i Sistemes Integrats d'Altes Prestacions
dc.rights.accessOpen Access
local.identifier.drac11212706
dc.description.versionPostprint (published version)
local.citation.authorPerez, J.; Calomarde, A.; Moll, F.
local.citation.contributorConference on Design of Circuits and Integrated Systems
local.citation.pubplaceAvignon
local.citation.publicationNameXXVIIth Conference on Design of Circuits and Integrated Systems
local.citation.startingPage539
local.citation.endingPage544


Fitxers d'aquest items

Thumbnail

Aquest ítem apareix a les col·leccions següents

Mostra el registre d'ítem simple