Amplificador digital classe D amb reducció de soroll de quantificació

Abstract

En aquest projecte es desenvolupa un amplificador d’àudio classe D amb especial èmfasi en la reducció del soroll de quantificació. Tot el tractament del senyal és digital des de la font fins a l’última l’etapa i es realitza amb un dispositiu lògic programable (FPGA) i uns transistors de potència per a la commutació final. El principal inconvenient d’aquest tipus d’amplificadors és el reduït nombre de bits de quantificació disponibles en un senyal d’àudio modulat per amplada o densitat de polsos a menys que s’utilitzi rellotges de molt alta freqüència. Per evitar aquest problema, en aquest projecte es processa el senyal digital a modular de manera que es millora els nivells de quantificació sense necessitat d’augmentar la freqüència del rellotge del sistema. L’objectiu principal és el d’obtenir un so de qualitat a través d’un processat digital, atenint-se a les limitacions que el sistema ofereix.