Disseny, realització i test d'un microprocessador
Visualitza/Obre
TFG_Marina_Marti.pdf (6,598Mb) (Accés restringit)
C1. Codi complet en VHDL del microprocessador Multicycle.zip (99,06Kb) (Accés restringit)
C2. Codi complet en VHDL del microprocessador Pipelined.zip (34,62Kb) (Accés restringit)
B1. Esquema complet del controlador principal (FSM) del microprocessador Multicycle.pdf (380,0Kb) (Accés restringit)
B2. Esquema complet del Datapath del microprocessador Multicycle.pdf (198,2Kb) (Accés restringit)
B3. Esquema del microprocessador Pipelined complet.pdf (461,0Kb) (Accés restringit)
Estadístiques de LA Referencia / Recolecta
Inclou dades d'ús des de 2022
Cita com:
hdl:2117/175950
Tipus de documentTreball Final de Grau
Data2019-07-04
Condicions d'accésAccés restringit per decisió de l'autor
Llevat que s'hi indiqui el contrari, els
continguts d'aquesta obra estan subjectes a la llicència de Creative Commons
:
Reconeixement-NoComercial-SenseObraDerivada 3.0 Espanya
Abstract
L’objectiu general d’aquest treball de fi de grau és obtenir un microprocessador implementat en un dispositiu lògic programable capaç d’executar qualsevol programa en llenguatge assemblador que contingui les instruccions suportades pel microprocessador.Així doncs, s’ha realitzat el disseny de dos tipus de microprocessador basats en l’arquitectura MIPS, un microprocessador pipelinedi un multi cicle, els quals suporten les mateixes instruccions, 52 en total, però difereixen en la microarquitectura, d’aquesta manera s’ha dut a terme una comparativa entre els dos. El disseny s’ha realitzat en llenguatge de descripció de hardware VHDL mitjançant el software Vivado.Posteriorment s’ha dut a terme la implementació dels dos microprocessadors sobre una FPGA Nexys 4DDR, a fi de verificar el seu correcte funcionament carregant varis programes a la seva memòria d’instruccions.
TitulacióGRAU EN ENGINYERIA ELECTRÒNICA INDUSTRIAL I AUTOMÀTICA (Pla 2009)
Fitxers | Descripció | Mida | Format | Visualitza |
---|---|---|---|---|
TFG_Marina_Marti.pdf | 6,598Mb | Accés restringit | ||
C1. Codi comple ... processador Multicycle.zip | 99,06Kb | application/zip | Accés restringit | |
C2. Codi comple ... oprocessador Pipelined.zip | 34,62Kb | application/zip | Accés restringit | |
B1. Esquema com ... processador Multicycle.pdf | 380,0Kb | Accés restringit | ||
B2. Esquema com ... processador Multicycle.pdf | 198,2Kb | Accés restringit | ||
B3. Esquema del ... ador Pipelined complet.pdf | 461,0Kb | Accés restringit |