Análisis de viabilidad de una celda de memoria enmascarable basada en RRAMs para aplicaciones de seguridad

Abstract

En el año 2008 se fabricó el primer elemento memristivo, constatando lo que en 1971 había postulado teóricamente el ingeniero eléctrico e informático Leon Chua. Desde entonces, se ha investigado exhaustivamente en laboratorios y centros de todo el mundo las posibles aplicaciones de estos nuevos dispositivos en la tecnología actual. Un elemento memristivo o memristor,es un dispositivo electrónico pasivo que, junto con la resistencia, el condensador y la inductancia, forman los cuatro elementos básicos de los circuitos eléctricos. Se pueden implementar físicamente de diversas maneras, experimentando en este proyecto con una de ellas: las RRAMs (Resistive Random Access Memory). El principio de funcionamiento de estos dispositivos, desarrollado en el capítulo 4, consiste en la regeneración y ruptura parcial de un filamento conductor provocando que estos adquieran dos estados resistivos característicos: LRS, del inglés “Low Resistive State” y HRS, del inglés “High Resistive State”.El objetivo principal del proyecto es diseñar y simular una celda de memoria enmascarable de un bit para aplicaciones en seguridad hardware contra ataques invasivos como la ingeniería inversa. Para ello, se ha utilizado la configuración en serie de dos RRAMs que permiten enmascarar un bit mediante un método que se desarrollará en el presente trabajo. Se confirman observaciones realizadas en diferentes publicaciones, y se toman como punto de partida para el análisis de la viabilidad de la celda de memoria enmascarable. En primer lugar, en el capítulo 5, se confirma con las RRAMs aisladas el efecto dela corriente de “compliance”de la operación de escritura de setsobre la ventana que tiene la RRAM entre sus dos estados resistivos (LRS y HRS). En segundo lugar, en el capítulo 6, se trabaja con las RRAMs configuradas en serie, confirmando experimentalmente que conmuta aquella que tiene una resistencia mayor cuando ambas se encuentran en estado resistivo bajo (LRS), y que lo hace durante todos los ciclos de la experimentación. En los capítulos 7 y 8, se realiza una propuesta de circuito de control de la celda de memoria enmascarable y su simulación eléctrica, confirmando los resultados que se esperaban y, por lo tanto, concluyendo que es viable la realización de una celda de memoria enmascarable basada en dispositivos RRAMs en serie. Para terminar, en el capítulo 9, se realiza un estudio económico con los costes, tanto de instrumentación como de recursos humanos, imputados al proyecto de investigación