Techniques to reduce the power consumption of a CMOS digital PLL for wireless systems
Visualitza/Obre
Report (1011,Kb) (Accés restringit)
Estadístiques de LA Referencia / Recolecta
Inclou dades d'ús des de 2022
Cita com:
hdl:2117/169728
Tutor / directorLevantino, Salvatore
Realitzat a/ambPolitecnico di Milano
Tipus de documentProjecte Final de Màster Oficial
Data2018
Condicions d'accésAccés restringit per decisió de l'autor
Tots els drets reservats. Aquesta obra està protegida pels drets de propietat intel·lectual i
industrial corresponents. Sense perjudici de les exempcions legals existents, queda prohibida la seva
reproducció, distribució, comunicació pública o transformació sense l'autorització del titular dels drets
TitulacióMÀSTER UNIVERSITARI EN ENGINYERIA INDUSTRIAL (Pla 2014)
Col·leccions
Fitxers | Descripció | Mida | Format | Visualitza |
---|---|---|---|---|
Martí_Pascual_David_TFM.pdf | Report | 1011,Kb | Accés restringit |