Disseny i implementació d'un processador RISC-V educatiu en una FPGA

Abstract

Després d'una breu familiarització amb l'arquitectura RISC-V, organització, codificació d'instruccions, tractament d'immediats, etc. El que pretén aquest document és il·lustrar sobre una possible implementació de caire acadèmic de l'ISA RISC-V. Com la implementació d'aquesta nova arquitectura es desenvoluparà amb el suport d'una placa de desenvolupament que incorpora a més a més d'una FPGA, altres dispositius d'entrada i sortida, part del desenvolupament també es dedicarà a implementar i documentar els diferents controladors per interactuar amb aquests dispositius. Obtenint finalment la implementació d'un System on Chip. Un cop finalitzada la implementació dels diferents mòduls, es verificarà la implementació amb diferents jocs de proves.

After a brief familiarization with RISC-V architecture, organization, instruction codification, management of immediate, etc. This document wants to illustrate about a possible implementation of the ISA RISC-V. Because the implementation of this new architecture will be developed with the support of a development board which incorporates different input output devices apart from an FPGA, part of the development will be focused in implementing and documenting the different controllers to interact with these devices. Finally, obtaining the implementation of a System on Chip. Once the development of the different modules is finished there will be a verification of the implementation using different test cases.