Mostra el registre d'ítem simple

dc.date.accessioned2019-03-28T09:38:53Z
dc.date.available2019-03-28T09:38:53Z
dc.date.issued2018-11-01
dc.identifier.urihttp://hdl.handle.net/2117/164538
dc.language.isospa
dc.publisherUniversitat Politècnica de Catalunya
dc.titleControl 1
dc.typeExam
dc.rights.accessRestricted access to the UPC academic community
dc.date.lift10000-01-01
dc.audience.educationlevelEstudis de primer/segon cicle
dc.audience.educationlevelMàster
dc.audience.mediatorEscola Tècnica Superior d'Enginyeria de Telecomunicació de Barcelona
dc.audience.degreeMÀSTER UNIVERSITARI EN ENGINYERIA ELECTRÒNICA (Pla 2013)
dc.audience.degreeMÀSTER UNIVERSITARI EN ENGINYERIA ELECTRÒNICA (Pla 2006)
dc.audience.degreeMÀSTER UNIVERSITARI EN ENGINYERIA ELECTRÒNICA (Pla 2009)
dc.audience.degreeENGINYERIA ELECTRÒNICA (Pla 1992)
dc.audience.degreeMÀSTER UNIVERSITARI EN TECNOLOGIES AVANÇADES DE TELECOMUNICACIÓ (Pla 2019)
dc.audience.courseDISSENY FÍSIC DE SISTEMES INTEGRATS - 230667
dc.description.resolvedResolved


Fitxers d'aquest items

Imatge en miniatura

Aquest ítem apareix a les col·leccions següents

Mostra el registre d'ítem simple