Hybrid access-specific software cache techniques for the cell BE architecture
Visualitza/Obre
PACT 2008 (853,2Kb) (Accés restringit)
Sol·licita una còpia a l'autor
Què és aquest botó?
Aquest botó permet demanar una còpia d'un document restringit a l'autor. Es mostra quan:
- Disposem del correu electrònic de l'autor
- El document té una mida inferior a 20 Mb
- Es tracta d'un document d'accés restringit per decisió de l'autor o d'un document d'accés restringit per política de l'editorial
Cita com:
hdl:2117/15715
Tipus de documentComunicació de congrés
Data publicació2008
EditorAssociation for Computing Machinery
Condicions d'accésAccés restringit per política de l'editorial
Tots els drets reservats. Aquesta obra està protegida pels drets de propietat intel·lectual i
industrial corresponents. Sense perjudici de les exempcions legals existents, queda prohibida la seva
reproducció, distribució, comunicació pública o transformació sense l'autorització del titular dels drets
Abstract
Ease of programming is one of the main impediments for the broad acceptance of multi-core systems with no hardware support
for transparent data transfer between local and global memories. Software cache is a robust approach to provide the user with a
transparent view of the memory architecture; but this software approach can suffer from poor performance. In this paper, we propose a hierarchical, hybrid software-cache architecture that classifies at compile time memory accesses in two classes, highlocality
and irregular. Our approach then steers the memory references toward one of two specific cache structures optimized for their respective access pattern. The specific cache structures are optimized to enable high-level compiler optimizations to
aggressively unroll loops, reorder cache references, and/or transform surrounding loops so as to practically eliminate the
software cache overhead in the innermost loop. Performance evaluation indicates that improvements due to the optimized software-cache structures combined with the proposed codeoptimizations translate into 3.5 to 8.4 speedup factors, compared to a traditional software cache approach. As a result, we
demonstrate that the Cell BE processor can be a competitive alternative to a modern server-class multi-core such as the IBM
Power5 processor for a set of parallel NAS applications.
CitacióGonzález, M. [et al.]. Hybrid access-specific software cache techniques for the cell BE architecture. A: International Conference on Parallel Architectures and Compilation Techniques. "PACT'08. Proceedings of the Seventeenth International Conference on Parallel Architectures and Compilation Techniques". Toronto: Association for Computing Machinery, 2008, p. 292-302.
ISBN978-1-60558-282-5
Fitxers | Descripció | Mida | Format | Visualitza |
---|---|---|---|---|
p292-gonzalez.pdf | PACT 2008 | 853,2Kb | Accés restringit |