Error probability in synchronous digital circuits due to power supply noise
Visualitza/Obre
Estadístiques de LA Referencia / Recolecta
Inclou dades d'ús des de 2022
Cita com:
hdl:2117/1480
Tipus de documentText en actes de congrés
Data publicació2007-09
Condicions d'accésAccés obert
Tots els drets reservats. Aquesta obra està protegida pels drets de propietat intel·lectual i
industrial corresponents. Sense perjudici de les exempcions legals existents, queda prohibida la seva
reproducció, distribució, comunicació pública o transformació sense l'autorització del titular dels drets
Abstract
This paper presents a probabilistic approach to model the problem of power supply voltage fluctuations. Error probability calculations are shown for some 90-nm technology digital circuits.
The analysis here considered gives the timing violation error probability as a new design quality factor in front of conventional techniques that assume the full perfection of the circuit. The evaluation of the error bound can be useful for new design paradigms where retry and self-recovering
techniques are being applied to the design of high performance processors. The method here described allows to evaluate the performance of these techniques by means of calculating the expected error probability in terms of power supply distribution quality.
CitacióMartorell, F.; Pons, M.; Rubio, A.; Moll, F. Error probability in synchronous digital circuits due to power supply noise. Design & technology of integrated systems 2007.
ISBN1-4244-1278-1
Fitxers | Descripció | Mida | Format | Visualitza |
---|---|---|---|---|
dtis07ieee-12-final.pdf | 288,1Kb | Visualitza/Obre |