Show simple item record

dc.contributor.authorGonzález, Cecilia
dc.contributor.authorJiménez González, Daniel
dc.contributor.authorMartorell Bofill, Xavier
dc.contributor.authorÁlvarez Martínez, Carlos
dc.contributor.authorGaydadjiev, Georgi
dc.contributor.otherUniversitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors
dc.date.accessioned2011-09-20T09:11:13Z
dc.date.available2011-09-20T09:11:13Z
dc.date.created2009-09
dc.date.issued2009-09
dc.identifier.citationGonzález, C. [et al.]. Metodologí­a para la generación y evaluación automática de hardware específico. A: Jornadas de Paralelismo. "XX Jornadas de Paralelismo". Coruña: 2009, p. 295-300.
dc.identifier.isbn84-9749-346-8
dc.identifier.urihttp://hdl.handle.net/2117/13255
dc.description.abstractEn el área de la bioinformática podemos encontrar aplicaciones que suponen un reto para el diseño de nuevas arquitecturas de procesadores en términos de rendimiento, ya que sus características difieren de las de las aplicaciones de propósito general. Por ello proponemos una nueva arquitectura con unidades funcionales reconfigurables para un dominio específico de aplicaciones. Así, el primer paso para definir la nueva arquitectura será la creación de la nueva ISA del procesador, que se compondrá de extensiones de la ISA original. Para conseguir dicho objetivo, presentamos una metodología para identificar automáticamente patrones de instrucciones y generar prototipos de las unidades funcionales que las ejecutan. Hemos implementado la metodología de manera experimental con el soporte de la infraestructura Trimaran para la identificación de extensiones de la ISA, la herramienta DWARV para la generación de código VHDL, y la plataforma MOLEN para la evaluación de los prototipos hardware específicos generados automáticamente. En las evaluaciones iniciales de los prototipos generados para una aplicación de estudio, ClustalW, se ha obtenido hasta un 8.54x de speed-up para un único acelerador, mientras que el speed-up de toda la aplicación está por encima de 2x.
dc.format.extent6 p.
dc.language.isoeng
dc.rightsAttribution-NonCommercial-NoDerivs 3.0 Spain
dc.rights.urihttp://creativecommons.org/licenses/by-nc-nd/3.0/es/
dc.subjectÀrees temàtiques de la UPC::Informàtica::Arquitectura de computadors
dc.subject.lcshAdaptive computing systems
dc.subject.lcshHigh performance computing
dc.subject.otherEspecialización hardware
dc.subject.otherHardware reconfigurable
dc.subject.otherBioinformática
dc.titleMetodologí­a para la generación y evaluación automática de hardware específico
dc.typeConference report
dc.subject.lemacSistemes adaptatius (Informàtica)
dc.subject.lemacCàlcul intensiu (Informàtica)
dc.contributor.groupUniversitat Politècnica de Catalunya. CAP - Grup de Computació d'Altes Prestacions
dc.rights.accessOpen Access
drac.iddocument2573672
dc.description.versionPostprint (published version)
upcommons.citation.authorGonzález, C.; Jimenez, D.; Martorell, X.; Alvarez, C.; Gaydadjiev, G.
upcommons.citation.contributorJornadas de Paralelismo
upcommons.citation.pubplaceCoruña
upcommons.citation.publishedtrue
upcommons.citation.publicationNameXX Jornadas de Paralelismo
upcommons.citation.startingPage295
upcommons.citation.endingPage300


Files in this item

Thumbnail

This item appears in the following Collection(s)

Show simple item record

Except where otherwise noted, content on this work is licensed under a Creative Commons license: Attribution-NonCommercial-NoDerivs 3.0 Spain