Verification of concurrent systems with parametric delays using octahedra
Visualitza/Obre
Cita com:
hdl:2117/130971
Tipus de documentText en actes de congrés
Data publicació2005
EditorInstitute of Electrical and Electronics Engineers (IEEE)
Condicions d'accésAccés obert
Tots els drets reservats. Aquesta obra està protegida pels drets de propietat intel·lectual i
industrial corresponents. Sense perjudici de les exempcions legals existents, queda prohibida la seva
reproducció, distribució, comunicació pública o transformació sense l'autorització del titular dels drets
Abstract
A technique for the verification of concurrent parametric timed systems is presented. In the systems under study, each action has a bounded delay where the bounds are either constants or parameters. Given a safety property, the analysis computes automatically a set of constraints on the parameters sufficient to guarantee the property. The main contribution is an innovative representation of the parametric timed state space based on bit-vectors. Experimental results from the domain of timed circuits show that this representation improves both CPU time and memory usage with respect to another parametric approach, convex polyhedra.
CitacióClarisó, R.; Cortadella, J. Verification of concurrent systems with parametric delays using octahedra. A: International Conference on Application of Concurrency to System Design. "Fifth International Conference on Application of Concurrency to System Design, ACSD 2005: 7-9 June 2005, St. Malo, France: proceedings". Institute of Electrical and Electronics Engineers (IEEE), 2005, p. 122-131.
ISBN0-7695-2363-3
Versió de l'editorhttps://ieeexplore.ieee.org/document/1508137
Fitxers | Descripció | Mida | Format | Visualitza |
---|---|---|---|---|
01508137.pdf | 239,8Kb | Visualitza/Obre |