A radix-16 SRT division unit with speculation of the quotient digits
Visualitza/Obre
Cita com:
hdl:2117/130426
Tipus de documentText en actes de congrés
Data publicació1999
EditorInstitute of Electrical and Electronics Engineers (IEEE)
Condicions d'accésAccés obert
Tots els drets reservats. Aquesta obra està protegida pels drets de propietat intel·lectual i
industrial corresponents. Sense perjudici de les exempcions legals existents, queda prohibida la seva
reproducció, distribució, comunicació pública o transformació sense l'autorització del titular dels drets
Abstract
The speed of a divider based on a digit-recurrence algorithm depends mainly on the latency of the quotient digit generation function. In this paper we present an analytical approach that extends the theory developed for standard SRT division and permits us to implement division schemes where a simpler function speculates the quotient digit. This leads to division units with shorter cycle time and variable latency since a speculation error may be produced and a post-correction of the quotient may be necessary. We have applied our algorithm to the design of a radix-16 speculative divider for double precision floating point numbers, that resulted in being faster than analogous implementations.
CitacióGianluca, C.; Cortadella, J. A radix-16 SRT division unit with speculation of the quotient digits. A: Great Lakes Symposium on VLSI. "Ninth Great Lakes Symposium on VLSI: Ypsilanti Marriott at Eagle Court, Ypsilanti, Michigan, March 4-6, 1999: proceedings". Institute of Electrical and Electronics Engineers (IEEE), 1999, p. 74-77.
ISBN0-7695-0104-4
Versió de l'editorhttps://ieeexplore.ieee.org/document/757380
Fitxers | Descripció | Mida | Format | Visualitza |
---|---|---|---|---|
00757380.pdf | 80,65Kb | Visualitza/Obre |