Data conversion frontends for area-constrained applications: the wireless network-on-chip case

Abstract

Multicore architectures cover a wide technologic spectrum and it is on the vanguard for an unlimited number of applications. As technology keeps growing and number of cores per chip increases (reaching what nowadays is known as massive multicore architectures) we face a new problem: exchanging information between the different processing units becomes a bottleneck. One of the solutions proposed to deal with this scenario is based on a Wireless Network on Chip (WNoC). The goal of this project starts from here and is focused on the study of one the most relevant elements that can make it viable: the analog-to-digital converter (ADC). We analyze the consumption and area efficiency and the velocity; all of them important features on the processor environment (high velocity and limited consumption and die occupation). Finally, we expose which methodologies and design elements contribute best to a converter that can enable this communication system.

Las arquitecturas multiprocesador ocupan un grandísimo espectro en el campo tecnológico actual y son una punta de lanza para un sinfín de aplicaciones. A medida que la tecnología avanza y el número de procesadores por chip crece (hasta alcanzar lo que se conoce como massive multicore architectures) nos enfrentamos a un nuevo problema: el intercambio de información entre las diferentes unidades de procesamiento se convierte en un cuello de botella. Una de las propuestas para encarar este escenario se basa en la estructura de una red de comunicación inalámbrica a nivel de chip; Wireless Network on Chip - WNoC. La meta de este trabajo parte de esta línea y se centra en el estudio de uno de los elementos decisivos en la factibilidad de este sistema: el conversor analógico-digital. Analizamos, sobre todo, el rendimiento en cuanto a consumo energético, ocupación espacial y velocidad; todas ellas características indispensables en el entorno del procesador (alta velocidad con dimensiones y consumo muy limitados). Finalmente, expondremos qué metodologías y elementos de diseño pueden definir un conversor capaz de abrir la puerta a este sistema de comunicaciones.

Les arquitectures multiprocessador ocupen un espectre enorme en el camp tecnològic actual i són una punta de llança per una ingent quantitat d'aplicacions. A mesura que la tecnologia avança i el número de processadors per xip creix (fins arribar al que es denominen com 'massive multicore architectures') ens enfrontem a un nou problema: l'intercanvi de informació entre les diferents unitats de processament esdevé un coll d'ampolla. Una de les propostes per encarar aquest escenari es basa en l'estructura d'una xarxa de comunicacions inalàmbrica a nivell de xip; Wireless Network on Chip - WNoC. La fita d'aquest treball sorgeix d'aquesta línia i està centrada en l'estudi d'uns dels elements decisius en la factibilitat d'aquest sistema: el conversor analògic digital. Analiztem, sobretot, el rendiment en quant a consum energètic, ocupació i velocitat; totes elles característiques indispensables a l'entorn del processador (alta velocitat amb dimensions i consum molt limitats). Finalment, exposem quines metodologies i elements de disseny poden definir un conversor capaç d'obrir la porta a aquest sistema de comunicacions.