Sistema de comunicacions entre un PC i una FPGA mitjançant un bus de dades
Visualitza/Obre
Estadístiques de LA Referencia / Recolecta
Inclou dades d'ús des de 2022
Cita com:
hdl:2117/126626
Tipus de documentTreball Final de Grau
Data2018-05
Condicions d'accésAccés obert
Llevat que s'hi indiqui el contrari, els
continguts d'aquesta obra estan subjectes a la llicència de Creative Commons
:
Reconeixement-NoComercial-SenseObraDerivada 3.0 Espanya
Abstract
En aquest projecte es realitza el disseny, desenvolupament i test d'un sistema de comunicacions entre un PC i un dispositiu digital programable FPGA via un estàndard de comunicacions SPI. El sistema permetrà introduir les dades des d'una interfície gràfica d'usuari de l’ordinador per posteriorment transferir-les de la forma més eficaç possible al dispositiu programable i ser utilitzades per altres subsistemes connectats a aquest dispositiu.
El procés d’emmagatzematge de dades es porta a terme amb un mòdul VHDL el qual incorpora tot el codi de connexions SPI necessari per completar la transferència. La interfície gràfica que permet introduir les dades i controlar la configuració de la comunicació s’ha realitzat amb el programa Visual Studio.
Per demostrar el correcte funcionament del sistema dissenyat, es testejarà amb diferents ports de sortida de la FPGA per comprovar que el missatge s’ha enviat i enregistrat com es demana.
L’estructura es desenvoluparà perquè en un futur es pugui connectar a una entrada de dades d'una xarxa neuronal ja dissenyada.
TitulacióGRAU EN ENGINYERIA ELECTRÒNICA INDUSTRIAL I AUTOMÀTICA (Pla 2009)
Fitxers | Descripció | Mida | Format | Visualitza |
---|---|---|---|---|
TFG - Daniel Vicedo Contel.pdf | Memòria i annexos | 2,701Mb | Visualitza/Obre |