Timing-driven logic bi-decomposition
Visualitza/Obre
Cita com:
hdl:2117/126070
Tipus de documentArticle
Data publicació2003-06
Condicions d'accésAccés obert
Tots els drets reservats. Aquesta obra està protegida pels drets de propietat intel·lectual i
industrial corresponents. Sense perjudici de les exempcions legals existents, queda prohibida la seva
reproducció, distribució, comunicació pública o transformació sense l'autorització del titular dels drets
Abstract
An approach for logic decomposition that produces circuits with reduced logic depth is presented. It combines two strategies: logic bi-decomposition of Boolean functions and tree-height reduction of Boolean expressions. It is a technology-independent approach that enables one to find tree-like expressions with smaller depths than the ones obtained by state-of-the-art techniques. The approach can also be combined with technology mapping techniques aiming at timing optimization. Experimental results show that new points in the area/delay space can be explored, with tangible delay improvements when compared to existing techniques.
CitacióCortadella, J. Timing-driven logic bi-decomposition. "IEEE transactions on computer-aided design of integrated circuits and systems", Juny 2003, vol. 22, núm. 6, p. 675-685.
ISSN0278-0070
Versió de l'editorhttps://ieeexplore.ieee.org/document/1201580
Fitxers | Descripció | Mida | Format | Visualitza |
---|---|---|---|---|
01201580.pdf | 592,8Kb | Visualitza/Obre |