Energy macro-model for on chip interconnection buses
Visualitza/Obre
Estadístiques de LA Referencia / Recolecta
Inclou dades d'ús des de 2022
Cita com:
hdl:2117/1232
Tipus de documentReport de recerca
Data publicació2006-06
Condicions d'accésAccés obert
Tots els drets reservats. Aquesta obra està protegida pels drets de propietat intel·lectual i
industrial corresponents. Sense perjudici de les exempcions legals existents, queda prohibida la seva
reproducció, distribució, comunicació pública o transformació sense l'autorització del titular dels drets
Abstract
This report presents a fast method of evaluating the power consumption of a bus. Given an on-chip bus driver-interconnection-receiver design of N parallel lines,the objective is to develop its energy consumption macro-model. With this model we are be able to evaluate the energy metrics for the bus under a certain traffic and information coding.
CitacióMendoza, R.; Pons, M.; Moll, F.; Figueras, J. Energy macro-model for on chip interconnection buses. Technical Report DOCT-07-0001, June 29, 2006. Barcelona: Universitat Politècnica de Catalunya, 2006
Col·leccions
- Departament d'Enginyeria Electrònica - Reports de recerca [54]
- QINE - Disseny de Baix Consum, Test, Verificació i Circuits Integrats de Seguretat - Reports de recerca [9]
- QINE - Disseny de Baix Consum, Test, Verificació i Tolerància a Fallades - Reports de recerca [9]
- HIPICS - High Performance Integrated Circuits and Systems - Reports de recerca [15]
Fitxers | Descripció | Mida | Format | Visualitza |
---|---|---|---|---|
TRDDOCT-06-0001.pdf | 240,3Kb | Visualitza/Obre |