Mostra el registre d'ítem simple
Diseño e implementación del soporte para FPGA en OmpSs-2
dc.contributor | Jiménez González, Daniel |
dc.contributor | Martorell Bofill, Xavier |
dc.contributor.author | Cano Díaz, Ruben |
dc.date.accessioned | 2018-10-18T08:02:06Z |
dc.date.available | 2018-10-18T08:02:06Z |
dc.date.issued | 2018-06-03 |
dc.identifier.uri | http://hdl.handle.net/2117/122560 |
dc.description.abstract | En este trabajo nos centraremos en los cambios necesarios que hay que hacer al runtime Nanos6 para poder ejecutar tareas FPGA. Para ello, analizaremos cada una de las partes del runtime encargadas de la ejecución de tareas, y, tras ello, para cada una de las partes, explicaremos qué hay que modificar. |
dc.description.abstract | In this paper we will focus on the necessary changes that must be made to Nanos6 runtime in order to execute FPGA tasks. To do this, we will analyze each of the parts of the runtime responsible for the execution of tasks, and after that, for each of the parts, we will explain what needs to be modifie. |
dc.language.iso | spa |
dc.publisher | Universitat Politècnica de Catalunya |
dc.subject | Àrees temàtiques de la UPC::Informàtica |
dc.subject.lcsh | Software engineering |
dc.subject.lcsh | Memory hierarchy (Computer science) |
dc.subject.other | OmpSs |
dc.subject.other | OmpSs-2 |
dc.subject.other | FPGA |
dc.subject.other | BSC |
dc.subject.other | Nanos |
dc.subject.other | Nanos6 |
dc.subject.other | Nanox |
dc.subject.other | c++ |
dc.subject.other | fortran |
dc.subject.other | runtime |
dc.subject.other | hardware |
dc.subject.other | software |
dc.subject.other | computadors |
dc.subject.other | Informàtica |
dc.subject.other | FIB |
dc.subject.other | Xilinx |
dc.subject.other | memoria |
dc.subject.other | arm |
dc.subject.other | scheduling |
dc.subject.other | linux |
dc.subject.other | computer |
dc.subject.other | architecture |
dc.subject.other | pinned |
dc.subject.other | memory |
dc.subject.other | arquitectura |
dc.title | Diseño e implementación del soporte para FPGA en OmpSs-2 |
dc.type | Bachelor thesis |
dc.subject.lemac | Enginyeria de programari |
dc.subject.lemac | Jerarquia de memòria (Informàtica) |
dc.identifier.slug | 134631 |
dc.rights.access | Open Access |
dc.date.updated | 2018-07-05T04:00:38Z |
dc.audience.educationlevel | Grau |
dc.audience.mediator | Facultat d'Informàtica de Barcelona |
dc.audience.degree | GRAU EN ENGINYERIA INFORMÀTICA (Pla 2010) |
dc.contributor.covenantee | Barcelona Supercomputing Center |