Mostra el registre d'ítem simple
Implementació FPGA d'un processador RISC-V
dc.contributor | Espasa Sans, Roger |
dc.contributor | Tortellà Roselló, Sebastià |
dc.contributor.author | Sànchez Moreno, Joel |
dc.date.accessioned | 2018-09-29T09:38:57Z |
dc.date.issued | 2018-06-19 |
dc.identifier.uri | http://hdl.handle.net/2117/121675 |
dc.language.iso | cat |
dc.publisher | Universitat Politècnica de Catalunya |
dc.subject | Àrees temàtiques de la UPC::Informàtica |
dc.subject.lcsh | Internet of things |
dc.subject.lcsh | Multiprocessors |
dc.subject.other | FPGA |
dc.subject.other | RISC-V |
dc.subject.other | PCIE |
dc.subject.other | FireSim |
dc.subject.other | Xilinx |
dc.subject.other | Vivado |
dc.title | Implementació FPGA d'un processador RISC-V |
dc.type | Bachelor thesis |
dc.subject.lemac | Internet de les coses |
dc.subject.lemac | Multiprocessadors |
dc.identifier.slug | 134548 |
dc.rights.access | Restricted access - confidentiality agreement |
dc.date.lift | 10000-01-01 |
dc.date.updated | 2018-06-28T11:26:13Z |
dc.audience.educationlevel | Grau |
dc.audience.mediator | Facultat d'Informàtica de Barcelona |
dc.audience.degree | GRAU EN ENGINYERIA INFORMÀTICA (Pla 2010) |