Evaluating A+B=K conditions in constant time
Visualitza/Obre
Cita com:
hdl:2117/119951
Tipus de documentText en actes de congrés
Data publicació1988
EditorInstitute of Electrical and Electronics Engineers (IEEE)
Condicions d'accésAccés obert
Tots els drets reservats. Aquesta obra està protegida pels drets de propietat intel·lectual i
industrial corresponents. Sense perjudici de les exempcions legals existents, queda prohibida la seva
reproducció, distribució, comunicació pública o transformació sense l'autorització del titular dels drets
Abstract
The authors consider a type of condition that can be evaluated without requiring a complete ALU (arithmetic logic unit) operation. The circuit that is presented detects the condition A+B=K (n-bit numbers) in constant time, avoiding the carry propagation delay. This circuit can be used to detect a wide spectrum of conditions in branch instructions. It can improve the processor performance by advancing the evaluation of conditions and eliminating the pipeline delays produced by these operations.
CitacióCortadella, J., Llaberia, J. Evaluating A+B=K conditions in constant time. A: IEEE International Symposium on Circuits and Systems. "1988 IEEE International Symposium on Circuits and Systems: Espo, Finland, 7-9 June 1988". Institute of Electrical and Electronics Engineers (IEEE), 1988, p. 243-246.
Versió de l'editorhttp://ieeexplore.ieee.org/document/14912/
Col·leccions
- Departament de Ciències de la Computació - Ponències/Comunicacions de congressos [1.274]
- ALBCOM - Algorísmia, Bioinformàtica, Complexitat i Mètodes Formals - Ponències/Comunicacions de congressos [334]
- CAP - Grup de Computació d'Altes Prestacions - Ponències/Comunicacions de congressos [784]
- Departament d'Arquitectura de Computadors - Ponències/Comunicacions de congressos [1.954]
Fitxers | Descripció | Mida | Format | Visualitza |
---|---|---|---|---|
00014912.pdf | 245,2Kb | Visualitza/Obre |