Mostra el registre d'ítem simple

dc.contributor.authorDíaz Maag, Javier
dc.contributor.authorMonreal Arnal, Teresa
dc.contributor.authorViñals Yúfera, Víctor
dc.contributor.authorIbáñez Marín, Pablo Enrique
dc.contributor.authorLlaberia Griño, José María
dc.contributor.otherUniversitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors
dc.date.accessioned2018-02-16T08:23:12Z
dc.date.available2018-02-16T08:23:12Z
dc.date.issued2015
dc.identifier.citationDíaz, J., Monreal, T., Viñals, V., Ibáñez , P., Llaberia, J. Selección de contenidos basada en reuso para caches compartidas en exclusión. A: Jornadas de Paralelismo. "XXVI edición de las Jornadas de Paralelismo (JP2015): 23, 24 y 25 de septiembre de 2015 Córdoba: actas". Córdoba: 2015, p. 433-442.
dc.identifier.isbn978-84-16017-52-2
dc.identifier.urihttp://hdl.handle.net/2117/114161
dc.description.abstractPublicaciones previas revelan que el flujo de referencias que llega a la cache compartida (SLLC) de un chip multiprocesador muestra poca localidad temporal. Sin embargo, muestra localidad de reuso, es decir, los bloques referenciados varias veces tienen más probabilidad de ser referenciados en un futuro. Esto provoca que, si se realiza una gestión convencional, el uso de la cache es ineficiente. Existen varias propuestas que abordan este problema para caches inclusivas, pero pocas que se centren en caches exclusivas. En este trabajo se propone un nuevo mecanismo de selección de contenidos para caches exclusivas que aprovecha la localidad de reuso que presentan los accesos a la SLLC. Consiste en incluir un Detector de Reuso entre cada cache L2 y la SLLC. Su misión es detectar bloques sin reuso para evitar que sean insertados en la SLLC. Esta propuesta se evalúa con un conjunto de cargas multiprogramadas ejecutando en un simulador detallado de un sistema con 8 procesadores en chip y su jerarquía de memoria. Los resultados muestran que el Detector de Reuso permite incrementar el rendimiento por encima de otras propuestas recientes como CHAR o la Reuse Cache. Por ejemplo, para una configuración del Detector de Reuso balanceada entre coste y prestaciones, se obtiene un 8,5% de reducción de la tasa de fallos de la SLLC y un incremento del IPC de un 2,5%, frente a un sistema base con reemplazo TC-AGE.
dc.format.extent10 p.
dc.language.isospa
dc.subjectÀrees temàtiques de la UPC::Informàtica::Arquitectura de computadors::Arquitectures paral·leles
dc.subject.lcshMicroprocessors
dc.subject.lcshCache memory
dc.subject.otherCache compartida de último nivel
dc.subject.otherExclusión
dc.subject.otherReuso
dc.titleSelección de contenidos basada en reuso para caches compartidas en exclusión
dc.typeConference report
dc.subject.lemacMicroprocessadors
dc.subject.lemacMemòria cau
dc.contributor.groupUniversitat Politècnica de Catalunya. CAP - Grup de Computació d'Altes Prestacions
dc.description.peerreviewedPeer Reviewed
dc.rights.accessOpen Access
local.identifier.drac21870951
dc.description.versionPostprint (author's final draft)
local.citation.authorDíaz, J.; Monreal, T.; Viñals, V.; Ibáñez, P.; Llaberia, J.
local.citation.contributorJornadas de Paralelismo
local.citation.pubplaceCórdoba
local.citation.publicationNameXXVI edición de las Jornadas de Paralelismo (JP2015): 23, 24 y 25 de septiembre de 2015 Córdoba: actas
local.citation.startingPage433
local.citation.endingPage442


Fitxers d'aquest items

Thumbnail

Aquest ítem apareix a les col·leccions següents

Mostra el registre d'ítem simple