Mostra el registre d'ítem simple
Acceleració d'una aplicació de detecció facial mitjançant FPGA
dc.contributor | Jiménez González, Daniel |
dc.contributor | Álvarez Martínez, Carlos |
dc.contributor.author | Mateu Sebastián, Marc |
dc.date.accessioned | 2017-10-16T08:30:10Z |
dc.date.available | 2017-10-16T08:30:10Z |
dc.date.issued | 2017 |
dc.identifier.uri | http://hdl.handle.net/2117/108708 |
dc.description.abstract | Actualment, les aplicacions que basen el seu funcionament en el processament d'imatges requereixen d'un gran nivell de còmput. Tot i que al llarg del temps s'han desenvolupat diversos algoritmes per intentar extreure el màxim rendiment als processadors, aquests no tenen capacitat suficient per assumir aquests requeriments. No obstant, en la majoria d'aquestes aplicacions la part de processament d'imatge és altament paral·lelitzable. Per aquest motiu, una bona opció pot ser dedicar un hardware específic per a que s'encarregui d'aquesta tasca. En aquest projecte es presenta una sol·lució hardware basada en la integració d'una FPGA amb un processador, per accelerar una aplicació de detecció facial. Concretament, s'utilitzarà una placa ZedBoard amb una Zynq 7000. |
dc.description.abstract | Nowadays, applications that base their operation in image processing require a high level of computing. Although over the years several algorithms have been developed to attempt to extract the maximum performance of the processors, they do not have enough capacity to assume these requirements. However, in most of these applications the image processing is highly parallelisable. For this reason, a good option may be to dedicate to a specific hardware to take charge of this task. This project provides a hardware-based solution to integrate an FPGA with a processor to accelerate a face detection application. Specifically, a ZedBoard board with a Zynq 7000 will be used. |
dc.language.iso | cat |
dc.publisher | Universitat Politècnica de Catalunya |
dc.subject | Àrees temàtiques de la UPC::Enginyeria de la telecomunicació::Processament del senyal::Processament de matrius (arrays) |
dc.subject.lcsh | Human face recognition (Computer science) |
dc.subject.lcsh | Field programmable gate arrays |
dc.subject.other | Processament d'imatges |
dc.subject.other | Arquitectures paral·leles |
dc.subject.other | Acceleració |
dc.subject.other | FPGA |
dc.subject.other | Image Processing |
dc.subject.other | Face Detection |
dc.subject.other | Parallel Architectures |
dc.subject.other | Acceleration |
dc.subject.other | Detecció facial |
dc.title | Acceleració d'una aplicació de detecció facial mitjançant FPGA |
dc.type | Bachelor thesis |
dc.subject.lemac | Reconeixement facial (Informàtica) |
dc.subject.lemac | Matrius de portes programables in situ |
dc.identifier.slug | 126855 |
dc.rights.access | Open Access |
dc.date.updated | 2017-06-30T14:11:05Z |
dc.audience.educationlevel | Grau |
dc.audience.mediator | Facultat d'Informàtica de Barcelona |
dc.audience.degree | GRAU EN ENGINYERIA INFORMÀTICA (Pla 2010) |