Show simple item record

dc.contributorJiménez González, Daniel
dc.contributorÁlvarez Martínez, Carlos
dc.contributor.authorMateu Sebastián, Marc
dc.date.accessioned2017-10-16T08:30:10Z
dc.date.available2017-10-16T08:30:10Z
dc.date.issued2017
dc.identifier.urihttp://hdl.handle.net/2117/108708
dc.description.abstractActualment, les aplicacions que basen el seu funcionament en el processament d'imatges requereixen d'un gran nivell de còmput. Tot i que al llarg del temps s'han desenvolupat diversos algoritmes per intentar extreure el màxim rendiment als processadors, aquests no tenen capacitat suficient per assumir aquests requeriments. No obstant, en la majoria d'aquestes aplicacions la part de processament d'imatge és altament paral·lelitzable. Per aquest motiu, una bona opció pot ser dedicar un hardware específic per a que s'encarregui d'aquesta tasca. En aquest projecte es presenta una sol·lució hardware basada en la integració d'una FPGA amb un processador, per accelerar una aplicació de detecció facial. Concretament, s'utilitzarà una placa ZedBoard amb una Zynq 7000.
dc.description.abstractNowadays, applications that base their operation in image processing require a high level of computing. Although over the years several algorithms have been developed to attempt to extract the maximum performance of the processors, they do not have enough capacity to assume these requirements. However, in most of these applications the image processing is highly parallelisable. For this reason, a good option may be to dedicate to a specific hardware to take charge of this task. This project provides a hardware-based solution to integrate an FPGA with a processor to accelerate a face detection application. Specifically, a ZedBoard board with a Zynq 7000 will be used.
dc.language.isocat
dc.publisherUniversitat Politècnica de Catalunya
dc.subjectÀrees temàtiques de la UPC::Enginyeria de la telecomunicació::Processament del senyal::Processament de matrius (arrays)
dc.subject.lcshHuman face recognition (Computer science)
dc.subject.lcshField programmable gate arrays
dc.subject.otherProcessament d'imatges
dc.subject.otherArquitectures paral·leles
dc.subject.otherAcceleració
dc.subject.otherFPGA
dc.subject.otherImage Processing
dc.subject.otherFace Detection
dc.subject.otherParallel Architectures
dc.subject.otherAcceleration
dc.subject.otherDetecció facial
dc.titleAcceleració d'una aplicació de detecció facial mitjançant FPGA
dc.typeBachelor thesis
dc.subject.lemacReconeixement facial (Informàtica)
dc.subject.lemacMatrius de portes programables in situ
dc.identifier.slug126855
dc.rights.accessOpen Access
dc.date.updated2017-06-30T14:11:05Z
dc.audience.educationlevelGrau
dc.audience.mediatorFacultat d'Informàtica de Barcelona


Files in this item

Thumbnail

This item appears in the following Collection(s)

Show simple item record

All rights reserved. This work is protected by the corresponding intellectual and industrial property rights. Without prejudice to any existing legal exemptions, reproduction, distribution, public communication or transformation of this work are prohibited without permission of the copyright holder