CPICH power optimisation by means of simulated annealing in an UTRA-FDD environment

Thumbnail
Visualitza/Obre
García Lozano, MarioMés informacióMés informació
Ruiz Boqué, SílviaMés informacióMés informació
Olmos Bonafé, Juan JoséMés informacióMés informació
Tipus de documentArticle
Data publicació2003-11
Condicions d'accésAccés obert
CitacióGarcia-Lozano, M.; Ruiz, S.; Olmos, J. CPICH power optimisation by means of simulated annealing in an UTRA-FDD environment. "Electronics letters", Novembre 2003, vol. 39, núm. 23, p. 1676-1677. 
URIhttp://hdl.handle.net/2117/10830
ISSN0013-5194
Versió de l'editorhttp://ieeexplore.ieee.org/stamp/stamp.jsp?arnumber=01248988
Col·leccions

FitxersDescripcióMidaFormatVisualitza
CPICH.pdfArticle principal166,6KbPDFVisualitza/Obre
Llevat que s'hi indiqui el contrari, els continguts d'aquesta obra estan subjectes a la llicència de Creative Commons: Reconeixement-NoComercial-SenseObraDerivada 3.0 Espanya