Ir al contenido (pulsa Retorno)

Universitat Politècnica de Catalunya

    • Català
    • Castellano
    • English
    • Inicia la sessióRegistre (usuaris no UPC)Entrada (usuaris no UPC)
  • mailContacta
  • world Català 
    • Català
    • Castellano
    • English
  • userInicia sessió   
      Inicia la sessióRegistre (usuaris no UPC)Entrada (usuaris no UPC)

UPCommons. Portal del coneixement obert de la UPC

58.811 E-prints UPC
You are here:
Visualitza l'ítem 
  •   Pàgina inicial de UPCommons
  • E-prints
  • Grups de recerca
  • CAP - Grup de Computació d'Altes Prestacions
  • Reports de recerca
  • Visualitza l'ítem
  •   Pàgina inicial de UPCommons
  • E-prints
  • Grups de recerca
  • CAP - Grup de Computació d'Altes Prestacions
  • Reports de recerca
  • Visualitza l'ítem
JavaScript is disabled for your browser. Some features of this site may not work without it.

Implementing kilo-instruction multiprocessors

Thumbnail
Visualitza/Obre
2005_19.pdf (125,0Kb)
Comparteix:
 
  Veure estadístiques d'ús
Cita com:
hdl:2117/106652

Mostra el registre d'ítem complet
Vallejo, Enrique
Galluzzi, Marco
Cristal Kestelman, AdriánMés informacióMés informació
Vallejo, Fernando
Beivide Palacio, Ramon
Stenström, Per
Smith, James E.
Valero Cortés, MateoMés informacióMés informacióMés informació
Tipus de documentReport de recerca
Data publicació2005
Condicions d'accésAccés obert
Tots els drets reservats. Aquesta obra està protegida pels drets de propietat intel·lectual i industrial corresponents. Sense perjudici de les exempcions legals existents, queda prohibida la seva reproducció, distribució, comunicació pública o transformació sense l'autorització del titular dels drets
Abstract
Multiprocessors are coming into wide-spread use in many application areas, yet there are a number of challenges to achieving a good tradeoff between complexity and performance. For example, while implementing memory coherence and consistency is essential for correctness, efficient implementation of critical sections and synchronization points is desirable for performance. The multi-checkpointing mechanisms of Kilo-Instruction Processors can be leveraged to achieve good complexity-effective multiprocessor designs. We describe how to implement a Kilo-Instruction Multiprocessor that transparently, i.e. without any software support, uses transaction-based memory updates. Our model not only simplifies memory coherence and consistency hardware, but at the same time, it provides the potential for implementing high performance speculative mechanisms for commonly occurring synchronization constructs. Comments: This report is an improved version of the report 'Solving Multiprocessor Drawbacks with Kilo-Instruction Processors'.
CitacióVallejo, E., Galluzzi, M., Cristal, A., Vallejo, F., Beivide, R., Stenström, P., Smith, J., Valero, M. "Implementing kilo-instruction multiprocessors". 2005. 
Forma partUPC-DAC-RR-CAP-2005-19
URIhttp://hdl.handle.net/2117/106652
Col·leccions
  • CAP - Grup de Computació d'Altes Prestacions - Reports de recerca [58]
  • Departament d'Arquitectura de Computadors - Reports de recerca [176]
Comparteix:
 
  Veure estadístiques d'ús

Mostra el registre d'ítem complet

FitxersDescripcióMidaFormatVisualitza
2005_19.pdf125,0KbPDFVisualitza/Obre

Explora

Aquesta col·leccióPer data d'edicióAutorsAltres contribucionsTítolsTemesAquest dipòsitComunitats i col·leccionsPer data d'edicióAutorsAltres contribucionsTítolsTemes

© UPC Obrir en finestra nova . Servei de Biblioteques, Publicacions i Arxius

info.biblioteques@upc.edu

  • Sobre aquest web
  • Contacta
  • Envia comentaris
  • Inici de la pàgina