Lithography aware regular cell design based on a predictive technology model
Visualitza/Obre
Estadístiques de LA Referencia / Recolecta
Inclou dades d'ús des de 2022
Cita com:
hdl:2117/10393
Tipus de documentText en actes de congrés
Data publicació2010
Condicions d'accésAccés obert
Tots els drets reservats. Aquesta obra està protegida pels drets de propietat intel·lectual i
industrial corresponents. Sense perjudici de les exempcions legals existents, queda prohibida la seva
reproducció, distribució, comunicació pública o transformació sense l'autorització del titular dels drets
Abstract
As semiconductor technology advances into the
nanoscale era, optical effects such as channel narrowing, corner
rounding or line-end pullback are critical to accomplish circuit
yield specifications. It is well-demonstrated that layout regularity
reduces the increasing impact of process variations on circuit
performance and reliability. The purpose of this paper is to
present the layout design of a regular cell based on 1-D elements
which reduces lithography perturbations (ALARC). We depict
several undesirable lithography effects and how these effects
determine several layout parameters in order to achieve the
required line-pattern resolution.
CitacióGómez, S.; Moll, F. Lithography aware regular cell design based on a predictive technology model. A: European workshop on CMOS Variability. "The 1st European workshop on CMOS Variability". Montpellier: 2010.
Fitxers | Descripció | Mida | Format | Visualitza |
---|---|---|---|---|
LithographyAwareRegularCell.pdf | 5,245Mb | Visualitza/Obre |