Mostra el registre d'ítem simple

On the Hardware Implementation Efficiency of CAESAR Authentication Ciphers for FPGA Devices

dc.contributor.authorSklavos, Nicolas
dc.contributor.authorKitsos, Paris
dc.contributor.authorVoyiatzis, Artemios G.
dc.coverage.spatialeast=2.11563799999999; north=41.38479239999999; name=Zona Universitària-Escola T S d'Enginyers, 08028 Barcelona, Espanya
dc.date.accessioned2017-02-07T08:55:17Z
dc.date.available2017-02-07T08:55:17Z
dc.date.issued2016-11-16
dc.identifier.urihttp://hdl.handle.net/2117/100605
dc.format.extent1 p.
dc.language.isoeng
dc.rightsAttribution-NonCommercial-NoDerivs 3.0 Spain
dc.rights.urihttp://creativecommons.org/licenses/by-nc-nd/3.0/es/
dc.subjectÀrees temàtiques de la UPC::Enginyeria electrònica
dc.subject.lcshEmbedded computer systems--Congresses
dc.subject.lcshIntegrated circuits
dc.subject.lcshComputer networks--Security measures
dc.subject.otherFPGAs
dc.subject.otherHardware Devices
dc.subject.otherCAESAR
dc.subject.otherAuthentication Ciphers
dc.titleOn the Hardware Implementation Efficiency of CAESAR Authentication Ciphers for FPGA Devices
dc.typeConference report
dc.subject.lemacSistemes integrats -- Congressos
dc.subject.lemacCircuits integrats
dc.subject.lemacSeguretat informàtica -- Congressos
dc.rights.accessOpen Access


Fitxers d'aquest items

Thumbnail
Nom:
FCTRU_2016_paper_35.pdf
Mida:
532,7Kb
Format:
PDF
Visualitza/Obre

Aquest ítem apareix a les col·leccions següents

Mostra el registre d'ítem simple