Durante este proyecto se ha desarrollado un compilador fuente a fuente, de nombre CtoVHDL, capaz de traducir bucles de C a VHDL. Con esta traducción se crea un acelerador hardware capaz de ejecutar el bucle en una FPGA. Los aceleradores hardware generados realizan simultáneamente el máximo número de operaciones posibles y, además, evitan los accesos a memoria efectuando un reuso de los datos.